Filtern
Erscheinungsjahr
- 2023 (32) (entfernen)
Dokumenttyp
- Bachelorarbeit (15)
- Masterarbeit (7)
- Buch (Monographie) (4)
- Wissenschaftlicher Artikel (2)
- Dissertation (1)
- Preprint (1)
- Bericht (1)
- Arbeitspapier (1)
Fachbereiche und Institute
- Elektrotechnik (ab März 2017) (15)
- Wirtschaft (4)
- Angewandte Sozialwissenschaften (3)
- Design (3)
- Informatik (3)
- Informationstechnik (ab März 2017) (2)
- Maschinenbau (2)
Schlagworte
- FPGA (2)
- Loop-Group (2)
- Sounddesign (2)
- AES (1)
- Abschätzung (1)
- Assertions (1)
- Berechnung (1)
- CENTRIFUGAL COMPRESSOR, CORDIER DIAGRAM, CFD, METAMODELING, DESIGN OF EXPERIMENTS (1)
- CERN (1)
- Citizen Science (1)
In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt.
Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden.
Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet.
Die vorliegende Arbeit befasst sich mit den Klanglandschaften (Soundscapes) des zweiten Weltkriegs und untersucht, wie die Nationalsozialistische Deutsche Arbeiterpartei (NSDAP) die klangliche Umgebung zur Machergreifung, Machterhaltung und Kriegspropaganda strukturiert hat sowie die Inszenierung dessen im Spielfilm. Zusätzlich wird die geschichtsmodellierende Dimension des Filmtons analysiert.
Der erste Teil der Arbeit widmet sich den sound studies und beschreibt die tatsächlichen und empfundenen Soundscapes der Zeit zwischen 1925 und 1945. Der Fokus liegt auf den urbanen Soundscapes in deutschen und von der ehemaligen deutschen Wehrmacht besetzten Gebieten, deren klanglicher Strukturierung, die der NSDAP zur Ergreifung und Absicherung ihrer Herrschaft verholfen hat sowie der Klangsignatur des zweiten Weltkriegs.
Im zweiten Teil wird aufgezeigt, wie Spielfilme die realen Soundscapes und subjektiven Empfindungen audiovisuell inszenieren und das kollektive Gedächtnis prägen. Es wird die These aufgestellt, dass die Gestaltung der Tonspur in Kriegsfilmen maßgeblich für das Entstehen von Kriegsverständnissen verantwortlich ist. Des Weiteren wird gezeigt, dass sich anhand der Tongestaltung von Kriegsfilmen auch das Kriegsverständnis und die gesellschaftspolitische Positionierung der Filmemacher analysieren lassen.
Der dritte Teil dieser Arbeit hebt die Rolle des Filmtons in der Geschichtsmodellierung hervor und zeigt auf, welche Ebenen des Filmtons und welche audiovisuellen Effekte zur Interpretation und Modellierung von Geschichte beitragen. Nachfolgend wird anhand von vier Spielfilmen über den zweiten Weltkrieg aufgezeigt, wie die audiovisuelle Gestaltung Kriegsverständnisse prägt, den Klang des Nationalsozialismus darstellt und inwiefern sie Geschichte modelliert und interpretiert.
Zuletzt wird der von mir angefertigte Dokumentarfilm Ich mööch zo Fooß noh Kölle jonn analysiert, in dem das Spannungsfeld zwischen der kollektiv-deutschen Schuld am Holocaust und der Flucht und Vertreibung deutscher Menschen aus den Ostgebieten bearbeitet wird. Die Thematik dieses Films brachte mich zur Literatur über die Soundscapes des zweiten Weltkriegs. Das Interesse an dem Thema wurde durch meine deutsche Herkunft und der Auseinandersetzung mit der nationalsozialistischen Vergangenheit gestärkt. Die in der heutigen Zeit wieder erstarkte politisch extreme Rechte zeigt die Relevanz der Analyse medialer Aufarbeitung der deutschen Geschichte.
Purpose – Pay transparency is a promising topic both for research and practice. In particular, the new European directive on compensation transparency will increase its importance. However, research is still relatively sparse compared to other areas of HRM. In particular, state-of-the-art and use of pay information disclosure in job postings is neglected. This paper aims to shed light on this HRM topic.
Methodology – The paper summarizes the findings of a preliminary study conducted among German companies researching the proportion of firms offering compensation information in job postings and digging into the reasons behind it.
Findings – Only 17 % of the participating companies disclose meaningful information about compensation in their job postings. Doing so mainly depends on the company’s attitude towards pay transparency. The age of the company has a minor negative influence, i.e.~older companies are less prone to disclose salary information. Industry, size, and existing overall pay transparency in the company do not determine if pay information is disclosed in job postings.
Research limitations – The main limitation of this survey is its small size of 88 participants and the snowball sampling approach employed. This limits its representativeness and calls for follow-up studies involving more companies and a wider variation of positions included.
Practical implications – While the EU directive will make it obligatory to communicate about pay before the first interview, some companies do it already. The study helps HR departments that think about changing their practice before it becomes compulsory to better judge the current standards.
Realisierung einer UART zur CAN Kommunikationsbrücke mit Hilfe eines STM32 ARM Microcontrollers
(2023)
Diese Bachelorarbeit beschäftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbrücke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern über UART und CAN zu ermöglichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfläche mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie ermöglichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die Überwachung der Signale über ein Oszilloskop konnte die ordnungsgemäße Datenübertragung festgestellt werden. Die Arbeit präsentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbrücke erfolgreich realisiert wurde und die Datenübertragung zuverlässig funktioniert.
Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationslösungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv für die Realisierung von Kommunikationsbrücken eingesetzt werden können. Dieses Projekt eröffnet Möglichkeiten für zukünftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.
In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed.
Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook.
We present an approximation model for the chord length of radial turbocompressors. The model enables the calculation of a compressor's chord Reynold's number during the machine design process. The chord Reynold's number is shown to be the most accurate representation of the fluid dynamic properties inside the radial turbocompressor's impeller. It — however — requires the computation of the chord length, which is only available after defining the final impeller geometry. The method presenting in this paper only employs the compressors principal dimensions to approximate the chord length. The chord is modelled using a Bézier spline and quarter ellipse. This enables the earlier use of the chord Reynold's number during the machine design process of radial turbocompressors.
Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessgerät verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabhängigen ADC Kanälen verwendet.
Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empfängt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgeführt.
Diese Arbeit beschäftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegenüber
strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem
des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverlässigkeit
der Detektordaten zu gewährleisten, müssen die elektronischen Systeme robust und
fehlertolerant gegenüber einer strahlenbelasteten Umgebung sein. Zum einen wird
die Möglichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur
Fehlerbereinigung des FPGA Konfigurationsspeichers näher vorgestellt. Es wurde ein
Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der
Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit
der Anwendung von TMR auf den MOPS-HUB Entwurf beschäftigt. Es wurden Tools
entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren
und bei der Validierung unterstützen.
In dieser Arbeit wird die Strahlenhärtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollständig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgeführt, in dem die tatsächliche Funktion der Voter durch Injektion von Single Event Upsets geprüft wird.
Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur
Konfiguration und Überprüfung von integrierten Schaltungen. Das Projekt behandelt zum
einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und
Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG
(Joint Test Action Group) Protokolls in Verilog.
Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden
Funktionen des I2C-Master gemäß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie
die Grundschaltung implementiert wurde und wie die implementierten Module genutzt
werden können. Der Hauptbestandteil beschäftigt sich mit den grundlegenden Konzepten des
JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll
in Verilog umgesetzt wurde und wie es zur Überprüfung und Konfiguration des
Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der
Simulation von Testfällen und einer Zusammenfassung der Ergebnisse.
Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium
Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der
Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems
implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle
der Poldi Platine implementiert und getestet. Für die Ausgänge der
Spannungsversorgung auf der ersten Platine werden Terminalblöcke
verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des
Poldi- Sensors können damit verbunden werden, um versorgt zu werden.
Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalität getestet und charakterisiert werden.
In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.
Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361
In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.
Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt.
Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.
Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.