@book{Hartmann2023,
  author    = {Hartmann, Anja},
  title     = {Zusammenleben in Gemeinschaft und Gesellschaft},
  publisher = {Verlag W. Kohlhammer},
  address   = {Stuttgart},
  isbn      = {978-3-17-038500-9},
  pages     = {202},
  year      = {2023},
  language  = {de}
}
@phdthesis{Koitka2023,
  author    = {Koitka, Sven Steffen},
  title     = {Vollautomatische Knochenalterbestimmung auf p{\"a}diatrischen R{\"o}ntgenbildern nach Vorbild der radiologischen Vorgehensweise},
  pages     = {59},
  year      = {2023},
  language  = {de}
}
@phdthesis{Ben Slimane2023,
  type      = {Bachelor Thesis},
  author    = {Ben Slimane, Nader},
  title     = {Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers},
  doi       = {10.26205/opus-3369},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33698},
  pages     = {61},
  year      = {2023},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet.},
  language  = {de}
}
@phdthesis{T{\"o}dte2023,
  type      = {Bachelor Thesis},
  author    = {T{\"o}dte, Finn},
  title     = {Soundscapes des zweiten Weltkriegs. Wie Filmton Geschichte modelliert und interpretiert},
  doi       = {10.26205/opus-3735},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37357},
  pages     = {117},
  year      = {2023},
  abstract  = {Die vorliegende Arbeit befasst sich mit den Klanglandschaften (Soundscapes) des zweiten Weltkriegs und untersucht, wie die Nationalsozialistische Deutsche Arbeiterpartei (NSDAP) die klangliche Umgebung zur Machergreifung, Machterhaltung und Kriegspropaganda strukturiert hat sowie die Inszenierung dessen im Spielfilm. Zus{\"a}tzlich wird die geschichtsmodellierende Dimension des Filmtons analysiert. Der erste Teil der Arbeit widmet sich den sound studies und beschreibt die tats{\"a}chlichen und empfundenen Soundscapes der Zeit zwischen 1925 und 1945. Der Fokus liegt auf den urbanen Soundscapes in deutschen und von der ehemaligen deutschen Wehrmacht besetzten Gebieten, deren klanglicher Strukturierung, die der NSDAP zur Ergreifung und Absicherung ihrer Herrschaft verholfen hat sowie der Klangsignatur des zweiten Weltkriegs. Im zweiten Teil wird aufgezeigt, wie Spielfilme die realen Soundscapes und subjektiven Empfindungen audiovisuell inszenieren und das kollektive Ged{\"a}chtnis pr{\"a}gen. Es wird die These aufgestellt, dass die Gestaltung der Tonspur in Kriegsfilmen maßgeblich f{\"u}r das Entstehen von Kriegsverst{\"a}ndnissen verantwortlich ist. Des Weiteren wird gezeigt, dass sich anhand der Tongestaltung von Kriegsfilmen auch das Kriegsverst{\"a}ndnis und die gesellschaftspolitische Positionierung der Filmemacher analysieren lassen. Der dritte Teil dieser Arbeit hebt die Rolle des Filmtons in der Geschichtsmodellierung hervor und zeigt auf, welche Ebenen des Filmtons und welche audiovisuellen Effekte zur Interpretation und Modellierung von Geschichte beitragen. Nachfolgend wird anhand von vier Spielfilmen {\"u}ber den zweiten Weltkrieg aufgezeigt, wie die audiovisuelle Gestaltung Kriegsverst{\"a}ndnisse pr{\"a}gt, den Klang des Nationalsozialismus darstellt und inwiefern sie Geschichte modelliert und interpretiert. Zuletzt wird der von mir angefertigte Dokumentarfilm Ich m{\"o}{\"o}ch zo Fooß noh K{\"o}lle jonn analysiert, in dem das Spannungsfeld zwischen der kollektiv-deutschen Schuld am Holocaust und der Flucht und Vertreibung deutscher Menschen aus den Ostgebieten bearbeitet wird. Die Thematik dieses Films brachte mich zur Literatur {\"u}ber die Soundscapes des zweiten Weltkriegs. Das Interesse an dem Thema wurde durch meine deutsche Herkunft und der Auseinandersetzung mit der nationalsozialistischen Vergangenheit gest{\"a}rkt. Die in der heutigen Zeit wieder erstarkte politisch extreme Rechte zeigt die Relevanz der Analyse medialer Aufarbeitung der deutschen Geschichte.},
  language  = {de}
}
@techreport{Vormann2023,
  type      = {Working Paper},
  author    = {Vormann, Claus},
  title     = {Say what you pay? Pay Information Disclosure in German Job Postings},
  doi       = {10.26205/opus-3740},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37407},
  pages     = {13},
  year      = {2023},
  abstract  = {Purpose - Pay transparency is a promising topic both for research and practice. In particular, the new European directive on compensation transparency will increase its importance. However, research is still relatively sparse compared to other areas of HRM. In particular, state-of-the-art and use of pay information disclosure in job postings is neglected. This paper aims to shed light on this HRM topic. Methodology - The paper summarizes the findings of a preliminary study conducted among German companies researching the proportion of firms offering compensation information in job postings and digging into the reasons behind it. Findings - Only 17 \% of the participating companies disclose meaningful information about compensation in their job postings. Doing so mainly depends on the company's attitude towards pay transparency. The age of the company has a minor negative influence, i.e.~older companies are less prone to disclose salary information. Industry, size, and existing overall pay transparency in the company do not determine if pay information is disclosed in job postings. Research limitations - The main limitation of this survey is its small size of 88 participants and the snowball sampling approach employed. This limits its representativeness and calls for follow-up studies involving more companies and a wider variation of positions included. Practical implications - While the EU directive will make it obligatory to communicate about pay before the first interview, some companies do it already. The study helps HR departments that think about changing their practice before it becomes compulsory to better judge the current standards.},
  language  = {en}
}
@phdthesis{Samdouni2023,
  type      = {Bachelor Thesis},
  author    = {Samdouni, Fouzya},
  title     = {Realisierung einer UART zur CAN Kommunikationsbr{\"u}cke mit Hilfe eines STM32 ARM Microcontrollers},
  doi       = {10.26205/opus-3766},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664},
  pages     = {79},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit besch{\"a}ftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbr{\"u}cke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern {\"u}ber UART und CAN zu erm{\"o}glichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfl{\"a}che mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie erm{\"o}glichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die {\"U}berwachung der Signale {\"u}ber ein Oszilloskop konnte die ordnungsgem{\"a}ße Daten{\"u}bertragung festgestellt werden. Die Arbeit pr{\"a}sentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbr{\"u}cke erfolgreich realisiert wurde und die Daten{\"u}bertragung zuverl{\"a}ssig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationsl{\"o}sungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv f{\"u}r die Realisierung von Kommunikationsbr{\"u}cken eingesetzt werden k{\"o}nnen. Dieses Projekt er{\"o}ffnet M{\"o}glichkeiten f{\"u}r zuk{\"u}nftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.},
  language  = {de}
}
@phdthesis{Jung2023,
  type      = {Master Thesis},
  author    = {Jung, Richard},
  title     = {Radiation Qualification of the Cologne Chip GateMate A1 FPGA},
  doi       = {10.26205/opus-3364},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33643},
  pages     = {118},
  year      = {2023},
  abstract  = {In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed. Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook.},
  language  = {en}
}
@article{LattnerGeller2023,
  author    = {Lattner, Yannick and Geller, Marius},
  title     = {Radial Turbocompressor Chord Length Approximation for the Reynold's Number Calculation},
  doi       = {10.26205/opus-3335},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33351},
  year      = {2023},
  abstract  = {We present an approximation model for the chord length of radial turbocompressors. The model enables the calculation of a compressor's chord Reynold's number during the machine design process. The chord Reynold's number is shown to be the most accurate representation of the fluid dynamic properties inside the radial turbocompressor's impeller. It — however — requires the computation of the chord length, which is only available after defining the final impeller geometry. The method presenting in this paper only employs the compressors principal dimensions to approximate the chord length. The chord is modelled using a B{\´e}zier spline and quarter ellipse. This enables the earlier use of the chord Reynold's number during the machine design process of radial turbocompressors.},
  language  = {en}
}
@phdthesis{Smaalia2023,
  type      = {Bachelor Thesis},
  author    = {Smaalia, Mohamed Mansour},
  title     = {Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessger{\"a}t mit SCPI-Schnittstelle},
  doi       = {10.26205/opus-3669},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36698},
  pages     = {80},
  year      = {2023},
  abstract  = {Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessger{\"a}t verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabh{\"a}ngigen ADC Kan{\"a}len verwendet. Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empf{\"a}ngt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgef{\"u}hrt.},
  language  = {de}
}
@book{BeenkenBornhornLinnenbrinketal.2023,
  author    = {Beenken, Matthias and Bornhorn, Hubert and Linnenbrink, Lukas and M{\"o}rchel, Jens},
  title     = {Nachhaltigkeit und Versicherungen aus Kundensicht},
  publisher = {Fachhochschule Dortmund, Fachbereich Wirtschaft, Forschungs- stelle Risikomanagement, Versicherungsregulierung und Vertrieb},
  address   = {Dortmund},
  doi       = {10.26205/opus-3336},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33364},
  pages     = {120},
  year      = {2023},
  language  = {de}
}
@phdthesis{Schreiter2023,
  type      = {Bachelor Thesis},
  author    = {Schreiter, Lucas},
  title     = {Konzepte zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors},
  doi       = {10.26205/opus-3393},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33932},
  pages     = {80},
  year      = {2023},
  abstract  = {Diese Arbeit besch{\"a}ftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverl{\"a}ssigkeit der Detektordaten zu gew{\"a}hrleisten, m{\"u}ssen die elektronischen Systeme robust und fehlertolerant gegen{\"u}ber einer strahlenbelasteten Umgebung sein. Zum einen wird die M{\"o}glichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur Fehlerbereinigung des FPGA Konfigurationsspeichers n{\"a}her vorgestellt. Es wurde ein Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit der Anwendung von TMR auf den MOPS-HUB Entwurf besch{\"a}ftigt. Es wurden Tools entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren und bei der Validierung unterst{\"u}tzen.},
  language  = {de}
}
@phdthesis{Tas2023,
  type      = {Bachelor Thesis},
  author    = {Tas, Yunus},
  title     = {H{\"a}rtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler},
  doi       = {10.26205/opus-3727},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37271},
  pages     = {71},
  year      = {2023},
  abstract  = {In dieser Arbeit wird die Strahlenh{\"a}rtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollst{\"a}ndig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgef{\"u}hrt, in dem die tats{\"a}chliche Funktion der Voter durch Injektion von Single Event Upsets gepr{\"u}ft wird.},
  language  = {de}
}
@phdthesis{Drissi El Bouzaidi2023,
  type      = {Master Thesis},
  author    = {Drissi El Bouzaidi, Achraf},
  title     = {Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise},
  doi       = {10.26205/opus-3368},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685},
  pages     = {148},
  year      = {2023},
  abstract  = {Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und {\"U}berpr{\"u}fung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gem{\"a}ß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden k{\"o}nnen. Der Hauptbestandteil besch{\"a}ftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur {\"U}berpr{\"u}fung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testf{\"a}llen und einer Zusammenfassung der Ergebnisse.},
  language  = {de}
}
@phdthesis{Eroglu2023,
  type      = {Bachelor Thesis},
  author    = {Eroglu, Oguz},
  title     = {Entwurf von Leiterplatten f{\"u}r die Versorgung und Auslesung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3352},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527},
  pages     = {66},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer f{\"u}r die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde {\"u}berarbeitet und es wurden zwei Auslesekan{\"a}le der Poldi Platine implementiert und getestet. F{\"u}r die Ausg{\"a}nge der Spannungsversorgung auf der ersten Platine werden Terminalbl{\"o}cke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekan{\"a}len des Poldi- Sensors k{\"o}nnen damit verbunden werden, um versorgt zu werden.},
  language  = {de}
}
@phdthesis{Yaman2023,
  type      = {Bachelor Thesis},
  author    = {Yaman, Nurullah},
  title     = {Entwurf eines Testsystems zur Charakterisierung der Komponenten des Monitoring of Pixel System Chips im ATLAS Pixeldetektor am LHC},
  doi       = {10.26205/opus-3370},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33700},
  pages     = {89},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalit{\"a}t getestet und charakterisiert werden.},
  language  = {de}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3361},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33610},
  pages     = {80},
  year      = {2023},
  abstract  = {In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3357},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33576},
  pages     = {80},
  year      = {2023},
  abstract  = {Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Boukhriss2023,
  type      = {Bachelor Thesis},
  author    = {Boukhriss, Ihssen},
  title     = {Entwurf eines Aufsteckmoduls f{\"u}r ein STM32 Nucleo Mikrocontroller Board mit einem 3,3V und 1,2V CAN-Transceiver},
  doi       = {10.26205/opus-3693},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36932},
  pages     = {62},
  year      = {2023},
  abstract  = {Das hochgeladene Dokument ist ein Bericht zur Bachelorarbeit. Der Bericht dokumentiert die Erstellung sowie die Bearbeitung des Projekts, wobei am Ende die Ergebnisse gegeben und diskutiert werden.},
  language  = {de}
}
@phdthesis{Biermann2023,
  type      = {Bachelor Thesis},
  author    = {Biermann, Raphael},
  title     = {Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation f{\"u}r die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache f{\"u}r Memory-Testalgorithmen},
  doi       = {10.26205/opus-3394},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33948},
  pages     = {76},
  year      = {2023},
  abstract  = {Memory-Testalgorithmen k{\"o}nnen in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- r{\"u}cksichtigen. Nach einer Grammatikerweiterung k{\"o}nnen Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die f{\"u}r eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der urspr{\"u}nglichen Spezifikation der Testalgorithmen erkannt. Es werden Konzepte f{\"u}r die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterst{\"u}tzt die Generierung von Assertions f{\"u}r March, SCAN und MATS Algorithmen mit beliebiger L{\"a}nge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling ber{\"u}cksichtigt werden muss. Abschließend werden n{\"o}tige {\"A}nderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterst{\"u}tzung weiterer Test- algorithmen erm{\"o}glichen.},
  language  = {de}
}
@phdthesis{Salkovic2023,
  type      = {Master Thesis},
  author    = {Salkovic, Edis},
  title     = {Entwicklung eines Mixed-Signal-Frontends f{\"u}r die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich},
  doi       = {10.26205/opus-3359},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597},
  pages     = {109},
  year      = {2023},
  abstract  = {Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine best{\"u}ckt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx best{\"u}ckt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die f{\"u}r die Ansteuerung der ADCs und DACs verwendet werden k{\"o}nnen. Die Aufgabe dieser Masterthesis besteht darin die Software f{\"u}r den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden k{\"o}nnen. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gel{\"o}st werden, sodass alle gew{\"u}nschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde {\"u}berarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.},
  language  = {de}
}