Filtern
Dokumenttyp
- Bachelorarbeit (4) (entfernen)
Fachbereiche und Institute
Schlagworte
- Assertions (1)
- MBIST (1)
- SVA (1)
- SystemVerilog (1)
- Verifikation (1)
Sprache
- Deutsch (4)
Volltext vorhanden
- ja (4)
Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN
Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32-
Mikrocontrollers, der LoRaWAN-Kommunikationsfähig ist und Spannungswerte an
einer Batterie überwacht. Dabei ermöglicht es die Programmierung des ESP32, die
Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt
über einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzgerät
und eine Leiterplatte benutzt. Hierbei wurde die Spannung über einen ADC eingelesen
und über LoRaWAN an den Netzwerkserver weitergeleitet.
Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium
Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der
Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems
implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle
der Poldi Platine implementiert und getestet. Für die Ausgänge der
Spannungsversorgung auf der ersten Platine werden Terminalblöcke
verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des
Poldi- Sensors können damit verbunden werden, um versorgt zu werden.
Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt.
Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.
In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines
Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und
Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter
sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über
einen DAC mit einem Oszilloskop gemessen.