Filtern
Dokumenttyp
- Bachelorarbeit (4)
- Masterarbeit (4)
Fachbereiche und Institute
Schlagworte
- FPGA (2)
- GateMate (2)
- Assertions (1)
- CERN (1)
- Künstliche Intelligenz (1)
- LHC (1)
- MBIST (1)
- Maschinelles Lernen (1)
- PCI Express (1)
- PCIe (1)
Volltext vorhanden
- ja (8)
In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core für die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardwareübegreifenden Systemen der Künstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeingültiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzuschätzen und wenn möglich zu verringern.
In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed.
Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook.
Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN
Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32-
Mikrocontrollers, der LoRaWAN-Kommunikationsfähig ist und Spannungswerte an
einer Batterie überwacht. Dabei ermöglicht es die Programmierung des ESP32, die
Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt
über einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzgerät
und eine Leiterplatte benutzt. Hierbei wurde die Spannung über einen ADC eingelesen
und über LoRaWAN an den Netzwerkserver weitergeleitet.
Die vorliegende Masterthesis beschreibt die Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen. Zu Beginn wird eine Einleitung in die Synthese digitaler Schaltungen sowie aller für die Optimierung relevanten Parameter gegeben. Das Liberty-Format zur Beschreibung von Zellbibliotheken wird erläutert und die für die Optimierung erstellte Zellbibliothek imes_cc wird vorgestellt. Daraufhin wird die Synthese von Testschaltungen unter Einbezug der Bibliothek mithilfe eines automatisierten Arbeitsablaufs vorgestellt. Hierbei werden Timing-, Area-, und Power-Parameter zur Beurteilung der synthetisierten Netzliste aus den erstellten Reports herausgelesen und vergleichend dargestellt. Die Implementierung des Algorithmus auf Basis des Scikit-Optimize-Moduls wird daraufhin erläutert und die erzielten Optimierungen anhand der Testschaltungen dargestellt.
Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium
Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der
Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems
implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle
der Poldi Platine implementiert und getestet. Für die Ausgänge der
Spannungsversorgung auf der ersten Platine werden Terminalblöcke
verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des
Poldi- Sensors können damit verbunden werden, um versorgt zu werden.
Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt.
Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.
In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines
Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und
Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter
sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über
einen DAC mit einem Oszilloskop gemessen.
This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used.
The GateMate FPGAs leakage current is measured in its application area with respect
to temperature and core voltages. A comparable testing environment is used from the
tester to the tested device, as it will later be used at CERN. The GateMate is being
prepared in this setup for the finalization of radiation qualification at CERN, to be
transferred later. For this purpose, the basic tests are explained and the outstanding
tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial
application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.