Filtern
Dokumenttyp
- Bachelorarbeit (33)
- Masterarbeit (9)
- Teil eines Buches (Kapitel) (1)
Fachbereiche und Institute
- Elektrotechnik (ab März 2017) (43) (entfernen)
Schlagworte
- Energieautomation (2)
- Abwärtswandler (1)
- Assertions (1)
- Bandgap (1)
- MBIST (1)
- Qt Creator (1)
- Referenzschaltung (1)
- SVA (1)
- SystemVerilog (1)
- Tiefsetzsteller (1)
Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs
entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung
bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse
des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung für
ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von
Simulationen reproduziert, um eine Grundlage für die genauere Prüfung der Einflussfaktoren
zu erhalten.
In dieser Arbeit wird eine Treiberstufe für die Verwendung in einem synchronen Abwärts-wandler entwickelt.
Der Abwärtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert.
Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abwärtswandlers integriert und wird für alle Funktionen verifiziert.
Für den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. Für die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.
Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalität getestet und charakterisiert werden.
In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt.
Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden.
Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.
Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361
In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.
In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erläutert. Das System beinhaltet eine Softwareoberfläche, über die ein CAN-Interface sowie ein I2C-Master angesteuert werden können. Diese sind über das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind über eine Brückenlogik verschaltet, die es in toto ermöglicht, dass Daten zwischen den Bussystemen übertragen werden können. Im Rahmen dieser Arbeit wurde die Brückenlogik und die Softwareoberfläche entwickelt.
Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java
umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung
fernwirk- und stationsleittechnischer Vorgänge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der Übertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende
fernwirk- und stationsleittechnische Vorgänge auslösen. In Melderichtung sind
spontane Prozessänderungen oder durch Steuervorgänge ausgelöste Änderungen durch Generierung und Übertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung können durch eine IEC 60870-5-104 Kommunikation ausgelöste Vorgänge innerhalb eines Fernwirkgerätes sowie anhand einer Prozesssimulation demonstriert werden.
Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abwärtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse über seine Leistungsfähigkeit, Stabilität und Zuverlässigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerstände sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gewünschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen.
Die Durchführung von AC-Analysen, insbesondere im Bode-Diagramm, ermöglicht eine genaue Abschätzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor für die Stabilität des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf Änderungen reagieren kann, ohne in instabile Zustände zu geraten. Ein stabiler Regelkreis ist für eine zuverlässige Leistung und eine effektive Regelung unerlässlich. Insgesamt verdeutlicht die Analyse des Abwärtswandlers als Teil eines Regelkreises die komplexen Zusammenhänge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilität. Durch eine sorgfältige Abstimmung und Optimierung dieser Parameter können robuste und zuverlässige Stromversorgungslösungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden.
Darüber hinaus bietet die stromgeführte Regelung im Vergleich zur spannungsgeführten Regelung mehrere Vorteile. Sie ermöglicht eine verbesserte Stabilität, eine bessere Dynamik und eine geringere Empfindlichkeit gegenüber Laständerungen. In einigen Anwendungen kann
die stromgeführte Regelung auch einfacher zu implementieren sein.
Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt.
Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.
Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.
In dieser Arbeit wird ein Low-Side Komparator entwickelt.
Der Low Side Komparator wird in die integrierte Schaltung eines Sägezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll.
Für die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme.
Diese Software bietet Simulationsmodelle für alle im Tiefsetzsteller verwendeten Bauteile.
Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverstärkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalität überprüft und im Zusammenspiel mit der Kamera getestet.
Die Masterthesis Entwicklung einer mobilen SCADA-Einheit für energietechnische
Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java umfasst die Programmierung
einer mobilen SCADA-Einheit für energietechnische Schaltanlagen.
Dabei wird im Rahmen dieser Arbeit ein der Norm IEC 60870-5-104 entsprechender
Client entwickelt. Dieser Client regelt mittels einer Schnittstelle die Kommunikation zwischen
einer Benutzeroberfläche und einem Fernwirkgerät. Die Benutzeroberfläche ist für
einfache Schaltanlagen parametrierbar. Prüfprozeduren sorgen für einen reibungslosen
Kommunikationsfluss. In Melderichtung werden die empfangenen Informationen genutzt,
um ein Prozesszustandsbild der Schaltanlage zu erstellen. In Befehlsrichtung können Sollwerte
und Doppelbefehle abgesetzt werden. Zum Ausbau der Datensicherung können die
Parameter in einer Datenbanksicherung angelegt werden.
Mit der mobilen SCADA-Einheit kann mit einem Fernwirkgerät eines beliebigen Herstellers
über die Norm IEC 60870-5-104 kommuniziert werden und diese als Displaysteuerung
eingesetzt werden.
Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung.
Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis
durchgeführten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde.
Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen berührungslosen Win-kelsensor zu entwickeln.
Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung für den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulszähler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten können miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und verändert die Stellgröße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gewährleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichtenübertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gewählten Regler-Parametern.
Diese Bachelorthesis beschreibt die Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Tranzimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung. Dazu wurde zunächst für den Testchip, auf dem sich die verschiedenen Dioden mit unterschiedlichen Polarisationsfiltern und der Transimpedanzverstärker befinden, eine passende Leiterplatte mittels Altium Designer entworfen. Mithilfe dieser Leiterplatte konnten Messungen durchgeführt werden, um festzustellen, ob diese Technologie für die Verwendung als optischer Winkelsensor geeignet ist.