Filtern
Erscheinungsjahr
- 2022 (65) (entfernen)
Dokumenttyp
- Buch (Monographie) (21)
- Teil eines Buches (Kapitel) (17)
- Bachelorarbeit (10)
- Wissenschaftlicher Artikel (9)
- Masterarbeit (6)
- Ausgabe (Heft) zu einer Zeitschrift (1)
- Arbeitspapier (1)
Fachbereiche und Institute
- Angewandte Sozialwissenschaften (30)
- Design (8)
- Elektrotechnik (ab März 2017) (8)
- Wirtschaft (6)
- Maschinenbau (4)
- Informatik (3)
- Arbeitsgruppe "(Stadt-) Gesellschaften im Wandel" (2)
- Fachhochschule Dortmund (2)
- Informationstechnik (ab März 2017) (2)
- IDiAL - Institut für die Digitalisierung von Arbeits- und Lebenswelten (1)
Schlagworte
- Abwärtswandler (1)
- Akzeptierend (1)
- BNE (1)
- Bandgap (1)
- Behavioral Insurance (1)
- CMOS (1)
- Eigenspannungen (1)
- Gelsenkirchen (1)
- Gestaltungskompetenz (1)
- Kreis Unna (1)
Sprache
- Deutsch (55)
- Englisch (9)
- Mehrsprachig (1)
Peer-Review
- Ja (4)
re:vue 2022
(2022)
Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN
Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32-
Mikrocontrollers, der LoRaWAN-Kommunikationsfähig ist und Spannungswerte an
einer Batterie überwacht. Dabei ermöglicht es die Programmierung des ESP32, die
Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt
über einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzgerät
und eine Leiterplatte benutzt. Hierbei wurde die Spannung über einen ADC eingelesen
und über LoRaWAN an den Netzwerkserver weitergeleitet.
This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as
a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC)
65 nm CMOS technology. Based on the MIPS instruction set program data is generated
and introduced in the simulation by means of initialization files. Before the simulation,
technology specific SRAM modules are integrated into theMIPS core. Two different programs
are used for power characterization. The first program performs frequent memory
accesses by means of load/store word instructions, while the second program is a loop
which operates on registers only and mainly increments addresses. The simulation is
based on a virtual prototype which is generated by synthesis and place & route including
post-layout parasitic extractions. The stimuli for the power extraction is generated
via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation
on gate-level simulations is avoided by modifying the address-related statements
in the execution data path module, which use another form of 2 to 1 multiplexer,
setting the output to zero for all input signals even with an initial value of ’x’ without
changing the functionality. Finally, the consumed power is provided by reports generated
by the power simulation engine. The memory-centric program consumes 35.39mW
of internal power using instructions, which is 0.73mW less than the internal power of the
register-centric program, and the overall average power is also lower by almost 0.7mW.
Partizipation: Teilhabe und Beteiligung älterer Menschen - ein demokratisches Handlungsprinzip
(2022)
Lehrbuch Psychomotorik
(2022)
Junge Männer in Deutschland
(2022)