Filtern
Dokumenttyp
- Masterarbeit (39) (entfernen)
Fachbereiche und Institute
Schlagworte
- FPGA (3)
- Energieautomation (2)
- GateMate (2)
- Künstliche Intelligenz (2)
- Maschinelles Lernen (2)
- Nachhaltigkeit (2)
- AES (1)
- Agenda 2030 für nachhaltige Entwicklung (1)
- Artificial Intelligence (1)
- BNE (1)
Climate change related issues have increasingly gained attention of those in the field of science, business and politics. In addition to that, the United Nations (UN) has sustainable development on its agenda and is looking for innovative ways to achieve it. Great potential is seen in the complex technology of artificial intelligence (AI). AI is progressively causing changes in all areas of life such as traffic, com-munication, work and health. The aim of this master's thesis is to investigate, whe-ther or not, AI applications can have a positive effect on the achievement of the first five Sustainable Development Goals (SDGs) of the UN’s Agenda 2030 concerning poverty, hunger, health, education and genderequality. Therefore the theoretical fundamentals of AI and the concept of sustainable development are clarified. Also a connection between the two subject areas is drawn. Based on existing AI applica-tions in the field of sustainability and previous research, that links AI and sustaina-bility, the discussion reveals to which extent positive and negative effects can be shown by using the technology for achieving the five SDGs. The results indicate that AI offers opportunities to lead society in the direction of future sustainability within planetary boundaries; however, unexpected negative consequences must be taken into account. International legal frameworks can counteract the risks of using the intelligent technologies. The orientation towards economic growth, which is also reflected in the use of AI, has prevented a sustainable orientation up to now.
Virtual Reality, Games und immersive Medien sind zurzeit in aller Munde. Überall liest man von Schlagwörtern wie 3D, Immersion oder Spatial-Audio - zum einen in meist stark auf Technik fokussierten Artikeln, zum anderen fast ausschließlich bezogen auf Games und Virtual Reality (VR). Gleichzeitig findet eine gegenläufige Entwicklung statt, indem Filme vermehrt auf Smartphones und Tablets konsumiert und Big-Budget-Produktionen statt im Kino auf Streaming-Plattformen veröffentlicht werden.
In diesem Spannungsfeld möchte ich einen Schritt zurückgehen und den klassischen Film
betrachten. Wie schafft er es seit seinem Bestehen, den Zuschauer in das Geschehen zu
involvieren? Was kann er von den aktuellen Entwicklungen übernehmen oder ist das Medium in der aktuellen Form ein Auslaufmodell?
Mit Blick auf das Sounddesign untersuche ich, wie immersive Wirkungen im Film entstehen und warum Klänge im Allgemeinen immersive Eigenschaften besitzen.
Dazu führe ich im ersten Kapitel in das unübersichtliche Themenfeld der medialen Immersion ein. Im zweiten Kapitel erarbeitete ich mein Komponentenmodell der klanglichen Immersion (KMKI), ein Analysemodell, mit dem sich immersive Wirkungen im Film untersuchen lassen. Dieses wende ich an diversen Filmbeispielen praktisch an und schaffe außerdem ein theoretisches Fundament, damit das Modell offen für zukünftige Erweiterungen bleibt. Abschließend fasse ich im dritten Kapitel die Ergebnisse der Arbeit zusammen und erkläre anhand meiner praktischen Masterarbeit totalSense meine eigene Herangehensweise, um eine immersive Hörerfahrung zu schaffen.
Die Master-Thesis umfasst die Einführung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfläche mittels Qt programmiert, sowie Montage- und Lötarbeiten durchgeführt.
Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer über denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software“ durchgeführt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verfügung gestellt, um die Steigung und den Offset der Eingangsspannung über das Testtool in einem bestimmten Bereich automatisiert zu variieren.
Die vorliegende Masterthesis beschreibt die Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen. Zu Beginn wird eine Einleitung in die Synthese digitaler Schaltungen sowie aller für die Optimierung relevanten Parameter gegeben. Das Liberty-Format zur Beschreibung von Zellbibliotheken wird erläutert und die für die Optimierung erstellte Zellbibliothek imes_cc wird vorgestellt. Daraufhin wird die Synthese von Testschaltungen unter Einbezug der Bibliothek mithilfe eines automatisierten Arbeitsablaufs vorgestellt. Hierbei werden Timing-, Area-, und Power-Parameter zur Beurteilung der synthetisierten Netzliste aus den erstellten Reports herausgelesen und vergleichend dargestellt. Die Implementierung des Algorithmus auf Basis des Scikit-Optimize-Moduls wird daraufhin erläutert und die erzielten Optimierungen anhand der Testschaltungen dargestellt.
Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des
vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgeführt und der
Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger
für Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten
und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde
zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA)
verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide
Stränge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development
and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus
der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine
Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm-
Code, der für die RTL Simulation, für die Simulation im Instruktionssimulator riscvOVPsim
der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres
wurde in der Eclipse IDE durchgeführt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als
Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstränge bilden
zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die
kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.
In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch
überprüft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund
und dem Kernforschungszentrum CERN für die Nutzung in Experimenten am
LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden
entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des
genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein für Messungen
an den folgenden Chipgenerationen im Rahmen des Projektes legen.
Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5-
Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die
Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen
Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte
Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher
programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation
zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik
umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte
Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs
werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem
FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt.
Die Bedienung des Testsystems erfolgt über ein Webinterface.
Diese Masterthesis beschäftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zunächst die Beweggründe sowie die nötigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuführen. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalität. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C#), die Erarbeitung von Test Spezifikationen sowie die Durchführung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zukünftige Entwicklungen in diesem Bereich bewertet.
Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers
für den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der
Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte
CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule
entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter
Berücksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst -
neben einer Einführung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung
und Dokumentation der erarbeiteten Simulationsergebnisse.
Der vorliegende Bericht „Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie“ beschreibt eine an der Fachhochschule Dortmund im Fachbereich Elektrotechnik im Rahmen der Masterthesis durchgeführte Studie.
Ziel des Projekts ist die Entwicklung eines 5V Spannungsreglers, der einen CAN zu I2C Brücken Chip mit Spannung versorgt. Dabei ist zu beachten, dass die Core Transistoren in 65nm CMOS mit einer maximalen Spannung von 1,2V betrieben werden können. Der Chip soll für die Steuerung des Atlas Pixel Detektors am CERN eingesetzt werden.