Filtern
Dokumenttyp
- Bachelorarbeit (33) (entfernen)
Fachbereiche und Institute
- Elektrotechnik (ab März 2017) (33) (entfernen)
Schlagworte
- Abwärtswandler (1)
- Assertions (1)
- Bandgap (1)
- MBIST (1)
- Qt Creator (1)
- Referenzschaltung (1)
- SVA (1)
- SystemVerilog (1)
- Tiefsetzsteller (1)
- Verifikation (1)
Sprache
- Deutsch (33)
Volltext vorhanden
- ja (33)
Diese Arbeit beschäftigt sich mit der Konfiguration der GNU RISC-V Toolchain für die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung.
In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain für die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu gehört das Linker-Script, die Vektortabelle und der Startcode.
In dieser Arbeit wird die Strahlenhärtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollständig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgeführt, in dem die tatsächliche Funktion der Voter durch Injektion von Single Event Upsets geprüft wird.
Physical Unclonable Functions (PUFs) sind Schaltkreisprimitive, die abhängig von den unkontrollierbaren Schwankungen im Herstellungsprozess chip-spezifische und einzigartige Ausgaben erzeugen. Diese kostengünstigen und hocheffizienten Strukturen haben eine breite Palette von Anwendungsbereichen einschließlich Authentifizierung, Schlüsselgenerierung und IP-Schutz. In dieser Arbeit geht es um die FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function, die mit dem Yosys-Framework auf einem Gatemate FPGA der Firma Cologne Chip implementiert werden soll.
Die vorliegende Arbeit befasst sich mit der FPGA Implementierung einer SRAM basierten Physically Unclonable Function, welche unter Verwendung der Synthesesoftware Yosys umgesetzt werden soll. Nach einer notwendigen Einführung in das GateMate FPGA 1A1 wird ein umfassender Überblick auf ein Block RAM (BRAM) gegeben. Basierend auf der VHDL Sprache wird ein Modul erstellt, das aus verschiedenen Untermodulen besteht, um die Daten des BRAMs über eine serielle Schnittstelle zu transferieren. Als Ergebnis werden die Daten ausgelesen und ausgewertet.
Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium
Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der
Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems
implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle
der Poldi Platine implementiert und getestet. Für die Ausgänge der
Spannungsversorgung auf der ersten Platine werden Terminalblöcke
verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des
Poldi- Sensors können damit verbunden werden, um versorgt zu werden.
Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs
entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung
bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse
des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung für
ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von
Simulationen reproduziert, um eine Grundlage für die genauere Prüfung der Einflussfaktoren
zu erhalten.
In dieser Arbeit wird eine Treiberstufe für die Verwendung in einem synchronen Abwärts-wandler entwickelt.
Der Abwärtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert.
Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abwärtswandlers integriert und wird für alle Funktionen verifiziert.
Für den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. Für die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.
Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalität getestet und charakterisiert werden.