Filtern
Dokumenttyp
- Masterarbeit (38) (entfernen)
Fachbereiche und Institute
Schlagworte
- FPGA (3)
- Energieautomation (2)
- GateMate (2)
- Künstliche Intelligenz (2)
- Maschinelles Lernen (2)
- Nachhaltigkeit (2)
- AES (1)
- Agenda 2030 für nachhaltige Entwicklung (1)
- Artificial Intelligence (1)
- BNE (1)
Volltext vorhanden
- ja (38) (entfernen)
The work presented in this thesis deals with the distance measurement aspect of a 3D Polarization ToF camera for automotive applications that uses a Time-to-Digital Converter (TDC) to measure the time interval between the emission of light from a source and its reception. Based on the measurement of the time interval, distance can be calculated by applying the equation of motion. In application, achieving an exact distance measurement is quite strenuous because the operating conditions of the design are susceptible to change due to environmental factors. Therefore, to achieve accuracy in distance measurement, the time interval between the emission and reception of light must be measured precisely. For this purpose, a delay asymmetry compensation logic is developed. This thesis elaborates the addition of debugging features, redesign of some components, digital calibration approach and the entire testbench environment of the delay asymmetry compensation logic. It also sheds light on the implementation of the designed logic for its successful realisation in real hardware. Lastly, it concludes by narrating future prospects and further scopes of development.
Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung für den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulszähler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten können miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und verändert die Stellgröße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gewährleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichtenübertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gewählten Regler-Parametern.
In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erläutert und die Instabilität der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilität nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszustände. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine.
Die Masterthesis Entwicklung einer mobilen SCADA-Einheit für energietechnische
Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java umfasst die Programmierung
einer mobilen SCADA-Einheit für energietechnische Schaltanlagen.
Dabei wird im Rahmen dieser Arbeit ein der Norm IEC 60870-5-104 entsprechender
Client entwickelt. Dieser Client regelt mittels einer Schnittstelle die Kommunikation zwischen
einer Benutzeroberfläche und einem Fernwirkgerät. Die Benutzeroberfläche ist für
einfache Schaltanlagen parametrierbar. Prüfprozeduren sorgen für einen reibungslosen
Kommunikationsfluss. In Melderichtung werden die empfangenen Informationen genutzt,
um ein Prozesszustandsbild der Schaltanlage zu erstellen. In Befehlsrichtung können Sollwerte
und Doppelbefehle abgesetzt werden. Zum Ausbau der Datensicherung können die
Parameter in einer Datenbanksicherung angelegt werden.
Mit der mobilen SCADA-Einheit kann mit einem Fernwirkgerät eines beliebigen Herstellers
über die Norm IEC 60870-5-104 kommuniziert werden und diese als Displaysteuerung
eingesetzt werden.
In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also
einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters,
mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation
TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit
der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit
auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur,
auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen
die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung
kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet
werden.
Ionisierende Strahlung kann bei höheren Dosisleistungen lebensgefährlich sein. Um die Menschen vor solch einer Strahlung warnen zu können, wird im Rahmen dieser Arbeit die Entwicklung eines Messkonzeptes in CMOS Technologie zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter beschrieben. Die entwickelte Schaltung soll später in einem Personendosimeter im klinischen Umfeld zum Einsatz kommen. Zusätzlich werden die Charakteristiken einer PIN-Diode untersucht. Die Schaltung wird auf Transistorebene aufgebaut, sodass sie später als integrierte Schaltung in einem Chip hergestellt werden kann.
Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.
Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5-
Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die
Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen
Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte
Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher
programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation
zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik
umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte
Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs
werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem
FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt.
Die Bedienung des Testsystems erfolgt über ein Webinterface.
Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java
umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung
fernwirk- und stationsleittechnischer Vorgänge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der Übertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende
fernwirk- und stationsleittechnische Vorgänge auslösen. In Melderichtung sind
spontane Prozessänderungen oder durch Steuervorgänge ausgelöste Änderungen durch Generierung und Übertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung können durch eine IEC 60870-5-104 Kommunikation ausgelöste Vorgänge innerhalb eines Fernwirkgerätes sowie anhand einer Prozesssimulation demonstriert werden.
Im Rahmen dieser Masterthesis wird eine Delay-Locked Loop von einem idealen Aufbau
über Verilog-A Modellen bis hin zur realen Umsetzung entworfen. Diese Delay-Locked Loop
(DLL) wird für die Nutzung in einem Time-to-Digital Converter (TDC) mit Local-Passiv-Interpolation,
entwickelt. Mit Hilfe des TDC soll eine Verzögerungszeit bei einer Time-of-Flight
Anwendung ermittelt werden. Hauptbestandteil dieser Arbeit ist es, eine Charge Pump zu implementieren,
welche eine geringe Auswirkung auf die Phasenverschiebung der Regelschleife
aufgrund von parasitären Eigenschaften im Schaltmoment aufweist. Zudem wird für die
Stromregelung innerhalb der Charge Pump ein präziser Transkonduktanzverstärker (OTA)
mit einem hohen Eingangsspannungsbereich implementiert. Für die Entkopplung der Verzögerungskette
als Last von der Filterspannung wird ein Low-Dropout Spannungsregler (LDO)
entwickelt.
Im Verlauf der Arbeit hat sich gezeigt, dass eine Charge Pump, aufgebaut mit einem differentiellen
Stromzweig, aufgrund des konstant fließenden Stroms die geringsten parasitären Einflüsse
aufweist. Innerhalb dieser Charge Pump wird ein gefalteter Transkonduktanzverstärker
als Spannungsfolger genutzt, um das Potential in den Zweigen der differentiellen Stufe
aneinander anzugleichen und somit die Einflüsse im Schaltmoment zu verringern. Zusätzlich
erfolgt über diesen Verstärker eine exakte Stromanpassung der UP- und DOWN-Ströme.
Für die Umsetzung der Verzögerungskette wird das Rauschverhalten verschiedener CMOSInverter
bezüglich Phasenrauschen und Jitter simuliert. Aufgrund dieser Simulationen ist der
differentielle Inverter mit NMOS-Kreuzkopplung für die Umsetzung der Delay-Line ausgewählt
worden.
Die real aufgebaute Delay-Locked Loop wird nach der Spezifikation für Automobilanwendungen
in einem Temperaturbereich von -50°C bis 120°C simuliert. Zusätzlich werden globale
und lokale prozessbedingte Variation berücksichtigt. Bei dieser Simulation stellt sich eine maximale
Phasenverschiebung zur Referenzperiodendauer von 218 ps ein. Dies entspricht bei
einer Referenzfrequenz von 25 MHz einer Abweichung von ca. 0,5 % und führt zu einem
Messfehler der Delay-Locked Loop von 3 cm. Somit könnte im schlechtesten Fall ein Objekt
von der ToF-Kamera mit einem Fehler von 3 cm detektiert werden.