Filtern
Dokumenttyp
- Masterarbeit (15)
- Bericht (1)
Fachbereiche und Institute
- Informationstechnik (ab März 2017) (16) (entfernen)
Schlagworte
- CMOS (1)
- FPGA (1)
- GateMate (1)
- Künstliche Intelligenz (1)
- Maschinelles Lernen (1)
- PCI Express (1)
- PCIe (1)
- PIPE (1)
- Soft Core (1)
- VERILOG (1)
Sprache
- Deutsch (16) (entfernen)
Volltext vorhanden
- ja (16) (entfernen)
Diese Masterthesis beschäftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zunächst die Beweggründe sowie die nötigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuführen. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalität. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C#), die Erarbeitung von Test Spezifikationen sowie die Durchführung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zukünftige Entwicklungen in diesem Bereich bewertet.
Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5-
Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die
Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen
Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte
Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher
programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation
zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik
umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte
Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs
werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem
FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt.
Die Bedienung des Testsystems erfolgt über ein Webinterface.
This Master thesis is part of an effort to implement the planned upgrade High-
Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The
ATLAS Pixel Detector which is installed at the LHC is also getting among others
a new detector control system (DCS) update. Each module in the Detector
Control System will have an integrated DCS chip which includes on-chip shunt
and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In
this master thesis, Shunt and Linear regulators are explained and simulated using
the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based
Power-On-Reset (POR) circuit is explained and designed in detail. The design
of the POR includes an implementation with CMOS instead of diodes or bipolar
transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally,
a layout was developed for fabrication. The DCS system needs DCS bridge
controllers which include a Controller Area Network (CAN) node and a modified
I2C master node. For this purpose CAN and CANopen standards are explained
in detail for implementation.
In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch
überprüft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund
und dem Kernforschungszentrum CERN für die Nutzung in Experimenten am
LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden
entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des
genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein für Messungen
an den folgenden Chipgenerationen im Rahmen des Projektes legen.
Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die primäre Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verzögerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Auflösung von 70 Pikosekunden, der als
integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil
dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung
des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberführung der optimierten Schaltung in ein Layout.
"Messendes Endoskop"
(2017)