Filtern
Erscheinungsjahr
- 2018 (229) (entfernen)
Dokumenttyp
- Teil eines Buches (Kapitel) (105)
- Wissenschaftlicher Artikel (50)
- Buch (Monographie) (41)
- Ausgabe (Heft) zu einer Zeitschrift (9)
- Rezension (7)
- Bachelorarbeit (6)
- Bericht (6)
- Masterarbeit (4)
- Dissertation (1)
Fachbereiche und Institute
Schlagworte
- SLM (2)
- Selektives Laserschmelzen (2)
- 3D Druck (1)
- Additive Fertigung (1)
- Diversitätsforschung (1)
- Energieautomation (1)
- Fachkultur (1)
- Gelsenkirchen (1)
- Gute Praxis (1)
- Hochschulforschung , Qualitative Methode , Architektur , Sozialwissenschaften , Studium (1)
- Hochschulsozialisation (1)
- Integration (1)
- Jahresbericht 2016 - 2018 (1)
- Klimaschutz (1)
- Klimawandel (1)
- Kupfer (1)
- Pflege (1)
- Quartiersnetz (1)
- SLS (1)
- Selective Laser Melting (1)
- Sprachkurse (1)
- Studienentscheidung (1)
- Studienpraxis (1)
- Technikbegleitung (1)
- Technikbotschafter*innen (1)
- Technische Unterstützung (1)
- Teilhabe (1)
- Unterrichtsmaterialien (1)
- Versorgungsstrukturen (1)
- künstlerische Forschung (1)
- schriftliche Befragung (1)
- storyLAB kiU (1)
Adopting semantic information of grayscale radiographs for image classification and retrieval
(2018)
Akten der Fürsorgeerziehung
(2018)
Allgemeine Managementlehre
(2018)
This Master thesis is part of an effort to implement the planned upgrade High-
Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The
ATLAS Pixel Detector which is installed at the LHC is also getting among others
a new detector control system (DCS) update. Each module in the Detector
Control System will have an integrated DCS chip which includes on-chip shunt
and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In
this master thesis, Shunt and Linear regulators are explained and simulated using
the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based
Power-On-Reset (POR) circuit is explained and designed in detail. The design
of the POR includes an implementation with CMOS instead of diodes or bipolar
transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally,
a layout was developed for fabrication. The DCS system needs DCS bridge
controllers which include a Controller Area Network (CAN) node and a modified
I2C master node. For this purpose CAN and CANopen standards are explained
in detail for implementation.
Angewandte Feldtheorie
(2018)
Bedarf, Steuerung, Wirkung - zur Gestaltbarkeit sozialer Leistungserbringung im Dreiecksverhältnis
(2018)
Beyond gaze cursor
(2018)
Bindung bei Pflegekindern
(2018)
BIOGRAFIEren auf der Bühne
(2018)
Collaborative model-driven software engineering and microservice architecture: a perfect match?
(2018)
Curt Werner Bondy
(2018)
Das Forschen aller?
(2018)
Der Klang des Orients - Eine vergleichende Betrachtung westlicher und iranischer Filmproduktionen
(2018)
Die vorliegende Bachelor-Thesis thematisiert die Klanggestaltung der Landschaften, Dörfer und Städte in Filmen mit nahöstlichen Handlungsorten. Dabei werden zunächst Begrifflichkeiten aus vorangegangenen Studien rund um das Thema Orient und Orientdarstellung erläutert und definiert.
Ferner wird der reale Klang des Orients, in diesem speziellen Fall des Irans, anhand eigener Erfahrungen und Untersuchungen erörtert.
Unter Verwendung von Filmanalysen iranischer und westlicher Produktionen wird daraufhin beschrieben, welche Mittel die jeweiligen Sound Designer und Komponisten verwendet haben, um den Klang des Orients im Film darzustellen. Mittels der Analysen des realen und filmischen, fiktiven Klangs werden die Gemeinsamkeiten und Unterschiede dieser Filme herausgearbeitet.
Abschließend wird erläutert, wie diese herausgearbeiteten Elemente der Klanggestaltungen in meine eigenen konzeptionellen Überlegungen und das Sound Design für den Kurzfilm Nach Schwarz kommt keine Farbe mehr eingeflossen sind und dem Film nun den Klang des Orients verleihen.
Die fünfte MaRisk-Novelle
(2018)
Digital Insurance
(2018)
Ehre und Sexualmoral
(2018)
Ein konzeptionelles Rahmenwerk für die Integration digitaler Souveränität in Softwarearchitekturen
(2018)
Eine feministische Utopie?
(2018)
Bedingt durch die zunehmende Bedeutung des Selektiven Laserschmelzens wird innerhalb des Fachbereichs Maschinebau der FH Dortmund an der Weiterentwicklung und Lehre des Selektiven Metall-Laserschmelzens gearbeitet.
Zum Erreichen eines tieferen Prozessverständnisses sowie einer effizienteren Parametrisierung werden in der vorliegenden wissenschaftlichen Arbeit die Zusammenhänge zwischen Prozessparametern und Bauteileigenschaften untersucht. Dabei wurde im Rahmen experimenteller Versuche kein signifikanter Unterschied zwischen neuem und aufbereitetem Ausgangsmaterial (1.4404 Pulver) detektiert. Durch die Analyse der vorhandenen Parametersätze wurden die Haupteinflussfaktoren für die Bauteileigenschaften identifiziert. Darüber hinaus wurde der Zusammenhang zwischen Energieeintrag und Schmelzspurbreite sowie die Korrelation zwischen Energieeintrag und Gefügedichte bestätigt.
Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung.
Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis
durchgeführten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde.
Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen berührungslosen Win-kelsensor zu entwickeln.
In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also
einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters,
mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation
TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit
der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit
auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur,
auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen
die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung
kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet
werden.
In dieser Arbeit wird ein Low-Side Komparator entwickelt.
Der Low Side Komparator wird in die integrierte Schaltung eines Sägezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll.
Für die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme.
Diese Software bietet Simulationsmodelle für alle im Tiefsetzsteller verwendeten Bauteile.
Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java
umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung
fernwirk- und stationsleittechnischer Vorgänge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der Übertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende
fernwirk- und stationsleittechnische Vorgänge auslösen. In Melderichtung sind
spontane Prozessänderungen oder durch Steuervorgänge ausgelöste Änderungen durch Generierung und Übertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung können durch eine IEC 60870-5-104 Kommunikation ausgelöste Vorgänge innerhalb eines Fernwirkgerätes sowie anhand einer Prozesssimulation demonstriert werden.
Im Rahmen dieser Masterthesis wird eine Delay-Locked Loop von einem idealen Aufbau
über Verilog-A Modellen bis hin zur realen Umsetzung entworfen. Diese Delay-Locked Loop
(DLL) wird für die Nutzung in einem Time-to-Digital Converter (TDC) mit Local-Passiv-Interpolation,
entwickelt. Mit Hilfe des TDC soll eine Verzögerungszeit bei einer Time-of-Flight
Anwendung ermittelt werden. Hauptbestandteil dieser Arbeit ist es, eine Charge Pump zu implementieren,
welche eine geringe Auswirkung auf die Phasenverschiebung der Regelschleife
aufgrund von parasitären Eigenschaften im Schaltmoment aufweist. Zudem wird für die
Stromregelung innerhalb der Charge Pump ein präziser Transkonduktanzverstärker (OTA)
mit einem hohen Eingangsspannungsbereich implementiert. Für die Entkopplung der Verzögerungskette
als Last von der Filterspannung wird ein Low-Dropout Spannungsregler (LDO)
entwickelt.
Im Verlauf der Arbeit hat sich gezeigt, dass eine Charge Pump, aufgebaut mit einem differentiellen
Stromzweig, aufgrund des konstant fließenden Stroms die geringsten parasitären Einflüsse
aufweist. Innerhalb dieser Charge Pump wird ein gefalteter Transkonduktanzverstärker
als Spannungsfolger genutzt, um das Potential in den Zweigen der differentiellen Stufe
aneinander anzugleichen und somit die Einflüsse im Schaltmoment zu verringern. Zusätzlich
erfolgt über diesen Verstärker eine exakte Stromanpassung der UP- und DOWN-Ströme.
Für die Umsetzung der Verzögerungskette wird das Rauschverhalten verschiedener CMOSInverter
bezüglich Phasenrauschen und Jitter simuliert. Aufgrund dieser Simulationen ist der
differentielle Inverter mit NMOS-Kreuzkopplung für die Umsetzung der Delay-Line ausgewählt
worden.
Die real aufgebaute Delay-Locked Loop wird nach der Spezifikation für Automobilanwendungen
in einem Temperaturbereich von -50°C bis 120°C simuliert. Zusätzlich werden globale
und lokale prozessbedingte Variation berücksichtigt. Bei dieser Simulation stellt sich eine maximale
Phasenverschiebung zur Referenzperiodendauer von 218 ps ein. Dies entspricht bei
einer Referenzfrequenz von 25 MHz einer Abweichung von ca. 0,5 % und führt zu einem
Messfehler der Delay-Locked Loop von 3 cm. Somit könnte im schlechtesten Fall ein Objekt
von der ToF-Kamera mit einem Fehler von 3 cm detektiert werden.
In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt.
Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden.
Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
Erfolgreiches Controlling
(2018)
fh-presse April 2018
(2018)
fh-presse Dezember 2018
(2018)
fh-presse Februar 2018
(2018)
fh-presse Juli 2018
(2018)
fh-presse Juni 2018
(2018)
fh-presse September 2018
(2018)
Finanzierung
(2018)
Fluch und Flucht
(2018)
Forschung aus Protest
(2018)