Filtern
Erscheinungsjahr
- 2022 (18) (entfernen)
Dokumenttyp
- Bachelorarbeit (10)
- Masterarbeit (6)
- Buch (Monographie) (1)
- Arbeitspapier (1)
Fachbereiche und Institute
Schlagworte
- Abwärtswandler (1)
- Akzeptierend (1)
- BNE (1)
- Bandgap (1)
- Behavioral Insurance (1)
- CMOS (1)
- Eigenspannungen (1)
- Gelsenkirchen (1)
- Gestaltungskompetenz (1)
- Kreis Unna (1)
- Kristallstruktur (1)
- Nachhaltigkeit (1)
- Niedrigschwellig (1)
- Nudging (1)
- Reallabor (1)
- Referenzschaltung (1)
- Selective Laser Melting (1)
- Selektives Laserschmelzen (1)
- Simulation (1)
- Sozial-ökologische Transformation (1)
- Suchthilfe (1)
- Tiefsetzsteller (1)
- Transformative Bildung (1)
- Transformatives Lernen (1)
- Versicherung (1)
- Vertrieb (1)
- Zukunftsbildung (1)
- Zukunftsstadt (1)
- buck converter (1)
Volltext vorhanden
- ja (18) (entfernen)
Das Konzept der Bildung für nachhaltige Entwicklung (BNE)erzielt, Lernende zur aktiven Gestaltung einer ökologisch- wie sozialverträglichen Gesellschaft zu befähigen. Gleichzeitig wird BNE auf-grund der Formulierung subjektiver Kompetenzen und der Missachtung von Wachstumszwängen eine bildungspolitische Steuerung und eine Entpolitisierung von Nachhaltigkeit vorgeworfen. Daran anknüpfend lenkt das Konzept des Transformativen Lernens den Blick auf individuelle Bedeutungsperspektiven mit Bezug zu gesellschaftlichen Alltagsideologien. Mit dem Ziel eines kollektiven Bewusstwerdungsprozesses wird eine anwendungsorientierte partizipative Bildungsarbeit gefordert. Anhand des BNE-Praxisprojektes Kolleg21 in Gelsenkirchen untersucht diese empirische Forschungsarbeit, welche Lernprozesse und Kompetenzentwicklungen non-formale Bildungsprojekte ermöglichen.
Versicherungsvertrieb
(2022)
Control of a Keithley 2400 Sourcemeters via an RS-232
Interface using SCPI Commands
This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as
a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC)
65 nm CMOS technology. Based on the MIPS instruction set program data is generated
and introduced in the simulation by means of initialization files. Before the simulation,
technology specific SRAM modules are integrated into theMIPS core. Two different programs
are used for power characterization. The first program performs frequent memory
accesses by means of load/store word instructions, while the second program is a loop
which operates on registers only and mainly increments addresses. The simulation is
based on a virtual prototype which is generated by synthesis and place & route including
post-layout parasitic extractions. The stimuli for the power extraction is generated
via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation
on gate-level simulations is avoided by modifying the address-related statements
in the execution data path module, which use another form of 2 to 1 multiplexer,
setting the output to zero for all input signals even with an initial value of ’x’ without
changing the functionality. Finally, the consumed power is provided by reports generated
by the power simulation engine. The memory-centric program consumes 35.39mW
of internal power using instructions, which is 0.73mW less than the internal power of the
register-centric program, and the overall average power is also lower by almost 0.7mW.
Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator
(2022)
Die Bachelorthesis beschäftigt sich mit dem Entwurf eines Tiefsetzstellers in einer 180nm CMOS Technologie. Der Fokus liegt auf der Umsetzung einer Regelung, die auf einem Hysterese Verfahren beruht und dafür sorgt, dass der Tiefsetzsteller die erforderliche Ausgangsspannung unabhängig von Störparametern erreicht. Zwei verschiedene Verfahren, die auf einer Welligkeitsinjektionstechnik beruhen, werden vorgestellt und untersucht. Der Tiefsetzsteller wird für eine gegebene Spezifikation ausgelegt und es werden beide Ansätze der Hysterese-Regelung umgesetzt und mit Hilfe der Simulationsresultate verifiziert
Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN
Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32-
Mikrocontrollers, der LoRaWAN-Kommunikationsfähig ist und Spannungswerte an
einer Batterie überwacht. Dabei ermöglicht es die Programmierung des ESP32, die
Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt
über einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzgerät
und eine Leiterplatte benutzt. Hierbei wurde die Spannung über einen ADC eingelesen
und über LoRaWAN an den Netzwerkserver weitergeleitet.
In dieser Arbeit wird eine temperaturstabile Bandgap-Spannungsreferenzschaltung (dt. Bandabstandsreferenz) mit stabilisiertem Differenzverstärker für einen synchronen Buck-Konverter (dt. Abwärtswandler) entwickelt, welcher eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt.
Die Bandgap-Spannungsreferenzschaltung ist eine von vielen benötigten Komponenten des synchronen Buck-Konverters, welche im Rahmen dieser Arbeit entwickelt wurde und in die Schaltung des Buck-Konverters integriert werden soll.
Für die Entwicklung und Simulation der Schaltung der Spannungsreferenz wird das Programm ,,Virtuoso 6.1-64b“ des Softwareherstellers ,,Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
Physical Unclonable Functions (PUFs) sind Schaltkreisprimitive, die abhängig von den unkontrollierbaren Schwankungen im Herstellungsprozess chip-spezifische und einzigartige Ausgaben erzeugen. Diese kostengünstigen und hocheffizienten Strukturen haben eine breite Palette von Anwendungsbereichen einschließlich Authentifizierung, Schlüsselgenerierung und IP-Schutz. In dieser Arbeit geht es um die FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function, die mit dem Yosys-Framework auf einem Gatemate FPGA der Firma Cologne Chip implementiert werden soll.