Filtern
Erscheinungsjahr
- 2024 (1)
Dokumenttyp
- Bachelorarbeit (1)
Fachbereiche und Institute
Sprache
- Deutsch (1) (entfernen)
Volltext vorhanden
- ja (1)
In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines
Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und
Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter
sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über
einen DAC mit einem Oszilloskop gemessen.