Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schlüsseltechnologie zur Vernetzung digitaler Systeme und künstlicher Intelligenz
- In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core für die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardwareübegreifenden Systemen der Künstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeingültiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzuschätzen und wenn möglich zu verringern.
Volltext Dateien herunterladen
Weitere Dienste
Statistik
| Dokumentart: | Masterarbeit |
|---|---|
| Verfasserangaben: | Philipp Ledüc |
| Gutachter*in: | Michael Karagounis, Michael Gude |
| Betreuer: | Michael Karagounis |
| Sprache: | Deutsch |
| URN: | urn:nbn:de:hbz:dm13-30760 |
| DOI: | https://doi.org/10.26205/opus-3076 |
| Jahr der Fertigstellung: | 2021 |
| Veröffentlichende Institution: | Fachhochschule Dortmund |
| Verleihende Institution: | Fachhochschule Dortmund |
| Datum der Abschlussprüfung: | 14.07.2021 |
| Datum der Freischaltung: | 21.07.2021 |
| Freies Schlagwort / Tag: | GateMate; PCI Express; PCIe; PIPE; Soft Core |
| GND-Schlagwort: | FPGA; Künstliche Intelligenz; Maschinelles Lernen; VERILOG |
| Seitenzahl: | 199 |
| Fachbereiche und Institute: | Informationstechnik (ab März 2017) |
| DDC-Sachgruppen: | 600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik |
| Abschlussarbeiten: | Masterarbeiten |
| Lizenz (Deutsch): |  Creative Commons - CC BY-ND - Namensnennung - Keine Bearbeitungen 4.0 International |
