Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Auflösung für eine Time-of-Flight Anwendung in 350 nm CMOS Technologie
- In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters, mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur, auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet werden.
Volltext Dateien herunterladen
Weitere Dienste
Statistik
| Dokumentart: | Masterarbeit |
|---|---|
| Verfasserangaben: | Matthias Krause |
| Betreuer: | Michael Karagounis |
| Sprache: | Deutsch |
| URN: | urn:nbn:de:hbz:dm13-30496 |
| DOI: | https://doi.org/10.26205/opus-3049 |
| Jahr der Fertigstellung: | 2018 |
| Veröffentlichende Institution: | Fachhochschule Dortmund |
| Verleihende Institution: | Fachhochschule Dortmund |
| Datum der Abschlussprüfung: | 20.06.2018 |
| Datum der Freischaltung: | 07.07.2021 |
| Seitenzahl: | 107 |
| Fachbereiche und Institute: | Informationstechnik (ab März 2017) |
| DDC-Sachgruppen: | 600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik |
| Abschlussarbeiten: | Masterarbeiten |
| Lizenz (Deutsch): |  Creative Commons - CC BY-ND - Namensnennung - Keine Bearbeitungen 4.0 International |
