Volltext-Downloads (blau) und Frontdoor-Views (grau)
Das Suchergebnis hat sich seit Ihrer Suchanfrage verändert. Eventuell werden Dokumente in anderer Reihenfolge angezeigt.
  • Treffer 26 von 2312
Zurück zur Trefferliste

Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation für die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache für Memory-Testalgorithmen

  • Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt. Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen.
  • Memory test algorithms can be described in an abstract description language, but its grammar is not sufficient to take scrambling in memory into account. After a grammar extension, properties in the hardware verification language SystemVerilog-Assertions can be formulated from this description, which are suitable for verifying the behaviour of the memory interface of a memory built-in self-test. The properties are used to verify a given design. In the simulation, deviations from the original specification of the test-algorithms are detected. Concepts are developed for automating the generation of properties, which are then imple- mented in a software system. The software system supports the generation of assertions for March, SCAN and MATS algorithms of arbitrary length, as well as some checkerboard and initialisation algorithms where scrambling has to be considered. Finally, necessary changes to the software architecture and grammar are discussed to enable the support of other test algorithms.

Volltext Dateien herunterladen

Metadaten exportieren

Weitere Dienste

Suche bei Google Scholar

Statistik

frontdoor_oas
Metadaten
Dokumentart:Bachelorarbeit
Verfasserangaben:Raphael Biermann
Gutachter*in:Michael Karagounis, Markus Scholl
Betreuer:Michael Karagounis, Markus Scholl
Sprache:Deutsch
URN:urn:nbn:de:hbz:dm13-33948
DOI:https://doi.org/10.26205/opus-3394
Jahr der Fertigstellung:2023
Veröffentlichende Institution:Fachhochschule Dortmund
Verleihende Institution:Fachhochschule Dortmund
Datum der Abschlussprüfung:26.04.2023
Beteiligte Körperschaft:Infineon Technologies AG
Datum der Freischaltung:23.05.2023
Freies Schlagwort / Tag:Assertions; MBIST; SVA; SystemVerilog; Verifikation
Seitenzahl:76
Fachbereiche und Institute:Elektrotechnik (ab März 2017)
DDC-Sachgruppen:600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik
Abschlussarbeiten:Bachelorarbeiten
Lizenz (Deutsch):License LogoCreative Commons - CC BY-NC-SA - Namensnennung - Nicht kommerziell - Weitergabe unter gleichen Bedingungen 4.0 International