Entwicklung eines Testsystems für den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs
- Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5- Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt. Die Bedienung des Testsystems erfolgt über ein Webinterface.
Dokumentart: | Masterarbeit |
---|---|
Verfasserangaben: | Alexander Walsemann |
Betreuer: | Michael Karagounis |
Sprache: | Deutsch |
URN: | urn:nbn:de:hbz:dm13-30568 |
DOI: | https://doi.org/10.26205/opus-3056 |
Jahr der Fertigstellung: | 2019 |
Veröffentlichende Institution: | Fachhochschule Dortmund |
Verleihende Institution: | Fachhochschule Dortmund |
Datum der Abschlussprüfung: | 11.04.2019 |
Datum der Freischaltung: | 07.07.2021 |
Seitenzahl: | 168 |
Fachbereiche und Institute: | Informationstechnik (ab März 2017) |
DDC-Sachgruppen: | 600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik |
Abschlussarbeiten: | Masterarbeiten |
Lizenz (Deutsch): | Creative Commons - CC BY-ND - Namensnennung - Keine Bearbeitungen 4.0 International |