Volltext-Downloads (blau) und Frontdoor-Views (grau)
  • Treffer 2 von 1714
Zurück zur Trefferliste

Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie

Design of an integrated 3-level down converter in a 180nm CMOS technology

  • Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen.
  • In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz.

Metadaten exportieren

Weitere Dienste

Suche bei Google Scholar

Statistik

frontdoor_oas
Metadaten
Dokumentart:Masterarbeit
Verfasserangaben:Stanislav Christiani
Gutachter*in:Jeremias Kampkötter
Betreuer:Michael Karagounis
Sprache:Deutsch
URN:urn:nbn:de:hbz:dm13-33576
URL:https://opus.bsz-bw.de/fhdo/frontdoor/index/index/searchtype/latest/docId/3361/start/0/rows/10
DOI:https://doi.org/10.26205/opus-3357
Jahr der Fertigstellung:2023
Veröffentlichende Institution:Fachhochschule Dortmund
Verleihende Institution:Fachhochschule Dortmund
Datum der Abschlussprüfung:15.02.2023
Datum der Freischaltung:15.02.2023
Seitenzahl:80
Bemerkung:
Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361
Fachbereiche und Institute:Elektrotechnik (ab März 2017)
DDC-Sachgruppen:600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik
Abschlussarbeiten:Masterarbeiten
Lizenz (Deutsch):License LogoCreative Commons - CC BY - Namensnennung 4.0 International