- Treffer 1 von 1
Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise
- Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und Überprüfung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gemäß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden können. Der Hauptbestandteil beschäftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur Überprüfung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testfällen und einer Zusammenfassung der Ergebnisse.
Dokumentart: | Masterarbeit |
---|---|
Verfasserangaben: | Achraf Drissi El Bouzaidi |
Betreuer: | Michael Karagounis |
Sprache: | Deutsch |
URN: | urn:nbn:de:hbz:dm13-33685 |
DOI: | https://doi.org/10.26205/opus-3368 |
Jahr der Fertigstellung: | 2023 |
Veröffentlichende Institution: | Fachhochschule Dortmund |
Verleihende Institution: | Fachhochschule Dortmund |
Datum der Abschlussprüfung: | 30.03.2023 |
Datum der Freischaltung: | 04.04.2023 |
Seitenzahl: | 148 |
Fachbereiche und Institute: | Elektrotechnik (ab März 2017) |
DDC-Sachgruppen: | 600 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau / 621.3 Elektrotechnik, Elektronik |
Abschlussarbeiten: | Masterarbeiten |
Lizenz (Deutsch): | Creative Commons - CC BY - Namensnennung 4.0 International |