FH Dortmund

- Fachbereich für Informationstechnik -

Fachhochschule Dortmund

University of Applied Sciences and Arts

Masterarbeit

Integration eines Hardwarebeschleunigers für Maschinelles Lernen in einen RISC-V RV32IM Prozessor über Memory-Mapped Register

Fabian Brünger

betreut von

Prof. Dr. Michael Karagounis M. Sc. Alexander Walsemann

24. August 2020

Danksagung

Mein Dank für die Unterstützung bei dieser Arbeit gilt Prof. Dr. Michael Karagounis, der nicht nur mit fachlicher, sondern auch mit zwischenmenschlicher Kompetenz immer für eine positive und produktive Arbeitsatmosphäre gesorgt hat. Auch der Anspruch nach qualitativ hochwertiger Arbeit, sowie die Analyse von den vermeidlich kleinen Details waren zum Ende meines Studiums Lektionen, die ich zu schätzen weiß. Weiterer Dank geht an Alexander Walsemann. Gerade zu Beginn meiner Laborzeit waren seine Kompetenzen unersetzlich.

Für die Unterstützung im privaten Umfeld danke ich meiner Partnerin Cristina Rosado-Alberdi, die mir in den schweren Stunden zur Seite stand und steht. Zuletzt möchte ich meinen Eltern danken. Ohne sie wäre mein Studium und mein Lebensweg in dieser Form nicht möglich gewesen. Für die Toleranz und Geduld mir gegenüber bin ich unglaublich dankbar.

> "Chicken in the corn Say the corn can't grow, mama" Brushy One String

Kurzreferat

Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgeführt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger für Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Stränge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm-Code, der für die RTL Simulation, für die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgeführt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstränge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.

Stichworte: RISC-V RV32IM, FPGA, Vivado 2020.1, Gitlab CI/CD, RISC-V Software-Entwicklung

Abstract

Within the scope of this thesis, an analysis on RTL level of the RV32IM RISC-V processor developed by Fraunhofer IMS in Verilog was performed and the caeco was integrated as hardware accelerator for ML. The design has been tested and verified especially for the reading of caecodata and for the interrupt behaviour. The writing of caecodata was simulated on RTL level, but not verified on the FPGA. Both strands are optimized and parallelized by an elaborated hardware and software development flow. The hardware development was integrated into a Gitlab DevOps environment, whereby the design is automatically simulated, synthesized and implemented on the development board Nexys4 DDR in the Project Batch Flow mode of the Vivado 2020.1 IDE. The basis for verification is the developed program code, which is used for RTL simulation, for simulation in the instructional simulator riscvOVPsim from Imperas and for debugging the design on the FPGA. The latter was done in the Eclipse IDE, using the JTAG Olimex ARM-USB-Tiny-H Adapter as debug interface. The interface between the two lines of development are two specially written Rust programs and the Xilinx program data2mem, which converts the compiled ELF files into xilinx-compatible MEM or COE files.

Keywords: RISC-V RV32IM, FPGA, Vivado 2020.1, Gitlab CI/CD, RISC-V Softwaredevelopment

Eidesstattliche Erklärung

Hiermit versichere ich, die vorliegende Arbeit selbstständig und unter ausschließlicher Verwendung der angegebenen Literatur und Hilfsmittel erstellt zu haben.

Die Arbeit wurde bisher in gleicher oder ähnlicher Form keiner anderen Prüfungsbehörde vorgelegt und auch nicht veröffentlicht.

Dortmund, den 24. August 2020

Inhaltsverzeichnis

1	Einle	eitung		1
2	RIS	C und I	RISC-V Prozessorgrundlagen	2
	2.1	RISC	Prozessoren	2
		2.1.1	Mikroprozessoraufbau	3
		2.1.2	Befehlssatzarchitekturen	6
	2.2	RISC-	V	6
		2.2.1	Befehlssätze	6
		2.2.2	Basisbefehlssatz RV32I	8
		2.2.3	Debug Spezifikation	15
	2.3	JTAG	IEEE Standard 1149.1-2001	18
3	RIS	C-V R\	/32IM auf RTL Ebene	20
	3.1	RISC-	V RV32IM Prozessorarchitektur	20
		3.1.1	Die UART Schnittstelle	22
		3.1.2	Bussystem	23
		3.1.3	Block RAM und Adressraum	24
		3.1.4	JTAG und Debug Schnittstelle	25
		3.1.5	Prozessorkern und Pipeline	29
		3.1.6	Konstanten Generation	31
		3.1.7	Allzweckregister	32
		3.1.8	Rechenwerk	33
		3.1.9	Steuerwerk	34
		3.1.10	Status- und Kontrollregister	37
	3.2	Integra	ation des ML IP-Kerns Caeco	39
		3.2.1	Caecointerface: Bus- und JTAG-Anbindung des Caecos	40
		3.2.2	Adressmultiplexer	42
		3.2.3	Lese- und Schreibzugriff über den Prozessor	43
		3.2.4	Direkter Lese- und Schreibzugriff über JTAG und das DM \ldots	44
		3.2.5	Trap-Auslösung durch Caeco	46
		3.2.6	Manueller Interrupt zur Verifizierung auf dem FPGA	48

4	Har	d- und Software-Entwicklungsfluss	51
	4.1	Ziel-Hardware	52
		4.1.1 Digilent Nexys 4 DDR Entwicklungsplatine	52
		4.1.2 Olimex ARM-USB Tiny-H JTAG Adapter	53
	4.2	Automatisierungswerkzeuge	54
		4.2.1 DevOps	54
		4.2.2 Projektmanagement mit Gitlab	55
	4.3	Hardware-Entwicklung mit DevOps	55
		4.3.1 Gitlab-Runner	57
		4.3.2 .gitlab-ci.yml Datei	57
	4.4	Software-Werkzeuge	61
		4.4.1 GNU MCU Eclipse IDE v4.6.1	61
		4.4.2 Xilinx Unified Software Platform 2020.1	62
	4.5	Software-Entwicklung	63
		4.5.1 Quell-Code in C	63
		4.5.2 Generierung der ELF Datei	65
		4.5.3 Generierung einer MEM Datei mit Xilinx data2mem	71
		4.5.4 Anpassung der MEM Datei für RTL Simulation	72
		4.5.5 Generierung einer COE Initialisierungsdatei für Block-RAM	73
	4.6	Inbetriebnahme riscvOVPsim	74
		4.6.1 Konfigurationsdatei	75
5	Sim	ualtionsergebnisse und Debugging	77
	5.1	Simulationsergebnisse riscvOVPsim	77
	5.2	RTL Simulation in Vivado	80
		5.2.1 Programmzähler bei Initialisierung nach Reset	84
		5.2.2 Abgeschlossene Initialisierung "run!"	85
		5.2.3 Schreiben der EKG Daten über das DMI	85
		5.2.4 Interrupt-Verhalten bei gültigem Ergebnis des Caecos	88
	5.3	Hardware-Verifizierung FPGA Design	90
	5.4	Debugging unter Eclipse	93
6	Zus	ammenfassung und zukünftige Arbeiten	96
Lit	terati	urverzeichnis	98
Α	Dat	eien	101
	A.1	Linker-Skripte	101
		A.1.1 Standard Linker Skript der riscv-none-embed-gcc 8.3.0-1.1 Toolchain	101
	A.2	Batchskripte	108
		A.2.1 create.tcl	108

		A.2.2	synthesis.tcl	111
		A.2.3	implementation.tcl	111
		A.2.4	simulation.tcl	112
	A.3	Progra	mm-Codes	113
		A.3.1	new-mem.exe Rust Hilfsprogramm	113
		A.3.2	new-coe.exe Rust Hilfsprogramm	115
		A.3.3	Kompilierter C Programm-Code Initialisierung	117
В	HDL	. Code		124
	B.1	Verilog	\$	124
		B.1.1	Caecointerface	124
		B.1.2	POMAA_constants.vh	129
		B13	ITAC Task itag dmi write	130
		D.1.0	JING Task Juag_unin_write	100
c	Soft	ware-B	edienung	134
С	Soft C.1	ware-B	edienung	134 134
C	Soft C.1	ware-B Eclipse C.1.1	edienung e OpenOCD Pfadeinstellung	134 134 134
С	Soft C.1	ware-B Eclipse C.1.1 C.1.2	edienung e OpenOCD Pfadeinstellung Debugger Einstellung	 134 134 134 135
С	Soft C.1	ware-B Eclipse C.1.1 C.1.2 C.1.3	edienung • · · · · · · · · · · · · · · · · · · ·	134 134 134 135 136
С	Soft C.1	ware-B Eclipse C.1.1 C.1.2 C.1.3 C.1.4	edienung e OpenOCD Pfadeinstellung Debugger Einstellung Building Tools Pfadeinstellung Toolchain Pfadeinstellung	134 134 134 135 136 136
С	Soft C.1	ware-B Eclipse C.1.1 C.1.2 C.1.3 C.1.4 C.1.5	edienung OpenOCD Pfadeinstellung Debugger Einstellung Building Tools Pfadeinstellung Toolchain Pfadeinstellung Gitlab	134 134 134 135 136 136 136
c	Soft C.1 C.2	ware-B Eclipse C.1.1 C.1.2 C.1.3 C.1.4 C.1.5 Vivado	edienung OpenOCD Pfadeinstellung Debugger Einstellung Building Tools Pfadeinstellung Toolchain Pfadeinstellung Gitlab	134 134 134 135 136 136 136 137
C	Soft C.1 C.2 Veril	ware-B Eclipse C.1.1 C.1.2 C.1.3 C.1.4 C.1.5 Vivado	edienung OpenOCD Pfadeinstellung	 134 134 135 136 136 136 137 138
C D	Soft C.1 C.2 Veril D.1	ware-B Eclipse C.1.1 C.1.2 C.1.3 C.1.4 C.1.5 Vivado	edienung OpenOCD Pfadeinstellung Debugger Einstellung Building Tools Pfadeinstellung Toolchain Pfadeinstellung Gitlab Oule und Blockschaltbilder gmodule	 134 134 135 136 136 136 137 138 138

Abkürzungsverzeichnis

MPU	Micro Processor Unit
CPU	Central Processing Unit
IC	Integrated Circuit
SoC	System-on-a-Chip
GPP	General Purpose Processor
DSP	Digital Signal Processor
MAC	Multiply-Accumulate
PC	Personal Computer
EEPROM	Electrically Erasable Programmable Read-Only Memory
\mathbf{CU}	Control Unit
ISA	Instruction Set Architecture
RISC	Reduced Instruction Set Architecture
CISC	Complex Instruction Set Computers
MCU	Micro Controller Unit
CPU	Central Processing Unit
ALU	Arithmetic Logic Unit
ISA	Instruction Set Architecture
HDL	Hardware Description Language
GP	General Purpose
\mathbf{CSR}	Control and Status Register
AHB	Advanced High-Performance Bus
AMBA	Advanced Microcontroller Bus Architecture

HASTI	Highly Advanced System Transport Interface
UART	Universal Asynchronous Receiver Transmitter
JTAG	Joint Test Action Group
DM	Debug Module
DMI	Debug Module Interface
TAP	Test Access Port
DTM	Debug Transport Module
IR	Instruktionsregister
DR	Datenregister
MSB	Most Significant Bit
LSB	Least Significant Bit
IP	Intellectual Property
RAM	Random Access Memory
FPGA	Field Programmable Gate Arrays
IF	Instruction Fetch
DX	Decode and Execution
WB	Write Back
ELF	Executable and Linkable Format
LTU	LookUp Table
DUT	Device under test
BSS	Basic Service Set
DevOps	Development and Operations
CI	Continuous Integration
CD	Continuous Delivery
ML	Maschinelles Lernen
IP	Intellectual Property
WSL	Windows Subsystem for Linux

RTL	Register Transfer Level
CFI	Call Frame Information
COE	Coefficient
MEM	Memory
ISR	Interrupt Service Routine
DUT	Device Under Test
UTF	UCS Transformation Format
ASIC	Application Specific Integrated Circuit
KI	Künstlichen Intelligenz
UI	User Interface
GPIO	General Purpose Input/Output
IDE	Integrated Development Environment
Caeco	Configurable Accelerator Engine for Convolution Operations

Tabellenverzeichnis

2.1	Übersicht der Befehlserweiterungen	7
2.2	Übersicht der Register (siehe [6], S. 137)	8
2.3	R-Typ Befehlsübersicht	9
2.4	I-Typ Befehlsübersicht	11
2.5	S-Typ Befehlsübersicht	12
2.6	B-Typ Befehlsübersicht	12
2.7	U-Typ Befehlsübersicht	13
2.8	J-Typ Befehlsübersicht	14
2.9	System-Befehlsübersicht	14
2.10	M-Befehlsübersicht	15
2.11	DTM DR Register	16
3.1	Konstanten Generation Signalübersicht	31
3.2	Rechenwerk Eingang A Signalübersicht	33
3.3	Rechenwerk Eingang B Signalübersicht	33
3.4	Rechenwerk	34
3.5	Adressraum des Caecos für dezidierte Schreib- und Lesebefehle	43
3.6	DMI Adressen des Caecos für direkten Schreib- und Lesezugriff	44
4.1	Eclipse Toolchain Einstellungen	61
4.2	Notwendige Dateien für Kompilierung	65
4.3	Notwendige Dateien für riscvOVPsim Test	74

Abbildungsverzeichnis

2.1	Mikroprozessoraufbau und Mikrorechneraufbau mit Harvardarchitektur
	$(vgl. S. 89 [3] und S. 2 [4]) \dots 33$
2.2	R-Type Befehlsformat
2.3	I-Typ Befehlsformat für Integer Berechnungen aus Register und Konstante 10
2.4	I-Typ Befehlsformat für Shift-Operationen aus Register und Konstante 10
2.5	S-Type Befehlsformat
2.6	B-Typ Befehlsformat für bedingte Sprungbefehle
2.7	U-Typ Befehlsformat für das Laden von Konstanten
2.8	J-Typ Befehlsformat für unbedingte Sprungbefehl
2.9	M-Befehlsformat für Multiplikation und Division
2.10	RISC-V Debug System Überblick [7] 16
2.11	DTM DTM Register [7] 17
2.12	DTM DMI Register [7]
2.13	JTAG TAP Zustandsmaschine nach IEEE 1149.1-2001 [8]
3.1	RV32IM Systemarchitektur
3.2	Gesamtprojektübersicht der Verilogmodule
3.3	UART Module
3.4	UART Zustandsmaschine
3.5	Adressraum
3.6	Debug Modul Zustandsmaschine DMI
3.7	Debug Modul Zustandsmaschine DM
3.8	Caeco Schnittstelle Eingang 40
3.9	Caecointerface und Caeco Modulübersicht
3.10	Caecointerface Zustandsmaschine
4.1	Zielhard- und Software-Entwicklungsablauf
4.2	Digilent Nexys 4 DDR Entwicklungsplatine [13]
4.3	Hardware-Verbindung von Olimex Adapter und Nexvs4 DDR
4.4	Gitlab Projektstruktur
4.5	Gitlab Pipeline
4.6	Gitlab Projektstruktur nach erfolgreicher Pipeline-Ausführung 56
5.1	Simulationsüberblick und FPGA Ports

5.2	Übertragung des Zeichens r per UART 88	õ
5.3	DMI Signale bei Schreiben des Caecos cmd	6
5.4	Caecointerface Signale bei Schreiben des Caecos cmd	6
5.5	DMI und Caecointerface Signale bei Schreiben der Daten	7
5.6	Caecointerfacesignale bei Ergebnis	3
5.7	Prozessorsignale bei Ergebnis	9
5.8	UART Verhalten bei Ergebnis	C
5.9	Signale FPGA bei manuellem Interrupt	2
5.10	Empfang der Daten beim Hardwaretest	2
5.11	Breakpoint nach Speicherplatzreservierung	4
5.12	HTerm Ausgabe der ersten Zeichenkette	4
C.1	Einstellungen für OpenOCD Pfad	4
C.2	Einstellungen für Debugging	5
C.3	Einstellungen für Building Tools	6
C.4	Toolchain Pfadeinstellung	6
C.5	Gitlab-Runner	6
C.6	Einstellungen zum Laden des COE Files für BRAM	7
D.1	FPGA Wrapper Modul	8
D.2	Baifes Top Modul	9
D.3	Raifes Core Modul	Ó
D.4	Pipeline Modul	1
D.5	I und D Bus	2
D.6	D Bus sync	3
D.7	I Bus sync	3
D.8	DTM	4
D.9	DM	5
D.10	Pipeline $\dots \dots \dots$	6
D.11	Regfile	7
D.12	Steuerwerk $\ldots \ldots 148$	8
D.13	CSRs	9
D.14	Caecointerface BSB	0

1 Einleitung

Der Entwurf von anwendungsspezifischen integrierten Schaltungen (engl. Application Specific Integrated Circuits (ASICs)) für Anwendungen der Künstlichen Intelligenz (KI) und des ML verflogt einerseits das Ziel, hohe Klassifizierungsgenauigkeiten durch aufwändige numerische Rechenverfahren zu erreichen und anderseits den Energieeffizienzanforderungen von eingebetteten Systemen gerecht zu werden [1]. Im Rahmen dieser Arbeit wird der Caeco als ML-Intellectual Property (IP) Kern für die Auswertung von EKG Daten im Bereich der Medizintechnik in den Raifes RISC-V RV32IM Prozessor integriert, um dadurch ein flexibles System zu entwerfen, das neben spezifischen Anforderungen aus dem ML Bereich auch herkömmlichen Software-Anforderungen nachkommen kann. Dabei geht es vor allem um die Aufgabe, Daten für den Caeco parallel zum generellen Prozessorbetrieb über eine Joint Test Action Group (JTAG) Schnittstelle zu schreiben und bei vorliegen eines Ergebnisses die Daten zu speichern bzw. per Universal Asynchronous Receiver Transmitter (UART) Schnittstelle bereitzustellen. Hierfür wird die vom Fraunhofer IMS entwickelte Raifes RV32IM Plattform auf RTL Ebene analysiert und um caeco-spezifischen Funktionen erweitert. Das erstellte Design wird auf RTL Ebene simuliert und auf der Nexys4 DDR FPGA Entwicklungsplatine implementiert und getestet. Die gesamte Hardware-Entwicklung wird durch die Anwendung der Gitlab DevOps Umgebung automatisiert.

Zusätzlich zur Hardware-Entwicklung wird in dieser Arbeit ebenfalls die passende Software in der Programmiersprache C und dem RISC-V Assembler entwickelt. Außerdem werden weitere Dateien, die zur Programmierung eingebetteter Systeme notwendig sind, analysiert und angepasst. Die Ziel-Software dient zum einen als Grundlage für die RTL Simulation, zum anderen wird sie durch den RISC-V Instruktionssimulator riscvOVPsim der Firma Imperas getestet, um so den Vergleich zu einem Referenzmodell zu ermöglichen. Als letzter Schritt wird das implementierte Design auf dem FPGA in Betrieb genommen, getestet und durch die Entwicklungsumgebung Eclipse IDE debuggt. Für das Debugging wird das Design so angepasst, dass das Interrupt-Verhalten des Caecos durch einen manuellen Schalter der Entwicklungsplatine nachgestellt wird, da zum aktuellen Zeitpunkt das Schreiben der EKG Daten noch nicht realisiert werden kann.

Die Hard- und Software-Entwicklung des Zielsystems muss parallel stattfinden. Zum einen gibt es Hardware-Voraussetzungen, die bei der Software-Entwicklung zu beachten sind, zum anderen kann die Hardware nur mit einem lauffähigen Programm getestet werden. Eine Prozessoptimierung wird durch zwei zusätzliche eigens geschriebene Hilfsprogramme erzielt, die im Zusammenspiel mit dem Xilinxtool data2mem die kompilierten Executable and Linkable Format (ELF) Dateien in Coefficient (COE) Dateien umwandeln, durch die xilinx-spezifischen Speicher initialisiert werden können.

2 RISC und RISC-V Prozessorgrundlagen

Dieses Kapitel bietet eine Übersicht auf die Reduced Instruction Set Architecture (RISC) Prozessorgrundlagen, ausgewählte RISC-V Spezifikationen und den JTAG Standard. In Abschnitt 2.1 wird in die Geschichte und Aufbau der RISC Prozessoren eingeführt. Ein Überblick über Teile der RISC-V, insbesondere der Debug-Spezifikation, ist in Abschnitt 2.2 gegeben. Abschließend wird in Abschnitt 2.3 der JTAG Standard beschrieben.

2.1 RISC Prozessoren

RISC Prozessoren sind das Produkt einer Entwicklung, die Ende der 70er Jahre im IBM-Forschungszentrum in Yorktown Heights mit dem IBM-801-Projekt ihren Anfang nahm. Anfang der 80er folgten das MIPS-Projekt der Stanford University und das RISC-Projekt der UC Berkeley. Das Ziel war bei allen Projekten die Entwicklung einer Prozessorarchitektur, die durch ein reduzierten und vereinfachten Befehlssatz und somit ein kleineres Steuerwerk, die Rechenleistung steigert und gleichzeitig den Entwicklungs- und Produktionspreis senkt [2]. RISC Architekturen sind ein Gegenentwurf zu den bis zu diesem Zeitpunkt üblichen Complex Instruction Set Computers (CISC) Prozessoren, die eine Fülle von Befehlen unterschiedlicher Komplexität bieten, jedoch durch die Mikroprogrammierung algorithmisch abgearbeitet werden, welches ein umfangreiches Steuerwerk voraussetzt. Bei RISC Prozessoren gibt es im Gegenteil nur wenige Maschinenbefehle und dadurch eine Hardware-Einheit mit reduzierter Komplexität, die Befehle direkt umsetzen kann. Somit entfallen komplexe Maschinenbefehle, die bei CISC Prozessoren vorgesehen sind. [3].

Die Effektivitätssteigerung der RISC Prozessoren wird größtenteils durch die Nutzung des Pipelining-Prinzips erzielt. Durch die Nutzung von Pipeline-Architekturen ist es möglich pro Prozessortakt einen Maschinenbefehl auszuführen. Ist ein Prozessor dazu befähigt, spricht man von einem skalaren Prozessor. Kann der Prozessor mehr als einen Maschinenbefehl pro Prozessortakt abarbeiten, ist von einem superskalaren Prozessor die Rede. Zusätzlich zu der fehlenden Mikroprogrammierung und der angestrebten Skalarität sind unter anderem dedizierte Lade- und Speicherbefehl für den Hauptspeicherzugriff vorgesehen, wodurch der aufwändige Datentransport zwischen Speicher und Prozessor minimiert wird. Durch eine höhere Anzahl prozessornaher Speicher, sogenannter Register, werden mehr Daten schneller zugänglich. Dadurch minimiert sich ebenfalls die Anzahl der Zugriffe auf den Datenhauptspeicher. [3]. RISC Prozessoren nutzen üblicherweise einen Zwischenspeicher für Programmdaten, der sich sehr nahe am Prozessor befindet und separat vom Datenhauptspeicher gehalten wird. Aus diesem Grund werden RISC Prozessoren meist als Harvard-Architektur klassifiziert. Von-Neumann-Architekturen hingegen verwenden einen gemeinsamen Speicher sowohl für das Programm als auf für anderweitige Daten, welche auch über einen gemeinsamen Bus zum Prozessor transportiert werden [4]. Der schematische Aufbau eines RISC Prozessors mit einer Harvard-Architektur wird in 2.1.1 beschrieben beschrieben. In verschiedenen aktuellen Prozessoren verschwimmen die klaren Grenzen der Prozessor-Architekturen mehr und mehr, sodass man häufig von Hybridsystemen spricht, die vor allem im Bereich der Personal Computer (PC) vorzufinden sind.

2.1.1 Mikroprozessoraufbau

Eine Micro Processor Unit (MPU) ist die zentrale Rechnereinheit (engl. *Central Processing Unit (CPU)*) in einem Rechnersystem, die Maschinenbefehle ausführt. Die MPU enthält verschiedene Komponenten, die über Busse Daten und Steuerungsbefehle austauschen. Die Hauptkomponenten sind das Rechenwerk, welches ebenfalls als Operationswerk (engl. *Arithmetic Logic Unit (ALU)*) bezeichnet wird, und das Steuerwerk. Diese Komponenten fasst man meist als den Prozessorkern zusammen [2]. Weiterhin gibt es einen festen Registersatz als schnellen Zwischenspeicher für Operationen des Rechenwerks und ein Adresswerk zur Adressierung von Daten im Speicher. Ein Mikrorechner in Harvard-Architektur wird durch einen Datenspeicher, einen Programmspeicher und Schnittstellen zur externen Peripherie vervollständigt.



Abbildung 2.1: Mikroprozessoraufbau und Mikrorechneraufbau mit Harvardarchitektur (vgl. S. 89 [3] und S. 2 [4])

In Abbildung 2.1 ist dieser Aufbau dargestellt. Moderne Prozessoren verwenden oft einen oder mehrere Zwischenspeicher, sogenannte Caches. Diese sind kleiner als der Datenhauptspeicher, wodurch es möglich ist, sie auf dem gleichen Chip zusammen mit dem Prozessorkern zu integrieren. Auf Grund der örtlichen Nähe sind die Daten in den Caches schneller abrufbar, idealerweise in ein bis zwei Taktzyklen. Verfügt der Chip über mehrere Caches, sind diese in einer Speicherhierarchie angeordnet. Der prozessornähste Cache ist der First-Level-Cache, wobei die Anzahl der verschiedenen Stufen variieren kann. In sogenannten Pseudo-Harvard-Architekturen gibt es zwei First-Level-Caches, einen für die Speicherung der Maschinenbefehle und einen weiteren für Daten [5].

Die Aufgabe der MPU ist die Ausführung des Maschinen-Codes, welcher aus einer Aneinanderreihung verschiedener Maschinenbefehle besteht, die das eigentliche Programm darstellen. Das Programm wird von Programmiererinnen und Programmierern entwickelt und vor der Ausführung in den Programmspeicher geladen. Die Ausführung der Maschinenbefehle folgt einem Automatismus, der zuerst die gespeicherten Maschinenbefehle ließt (engl. *Fetch*) und danach dekodiert. Ein Maschinenbefehl besteht mindestens aus einem OpCode und einem oder mehreren Operanden. Der OpCode definiert die Art des auszuführenden Befehls. Operanden werden entweder aus den Registern ausgelesen oder im Falle von Konstanten dem Maschinenbefehl entnommen. Welcher Maschinenbefehl als nächstes gelesen werden soll, wird durch den Programmzähler bestimmt. Dieser startet bei einer Basisadresse und wird nach einem Lesebefehl inkrementiert. Bei einem Sprungbefehl wird der Programmzähler nicht auf die folgende Adresse inkrementiert, sondern zu einer angegebenen Adresse geändert [3].

Steuerwerk:

Das Steuerwerk (engl. *Control Unit (CU)*) ist für die Dekodierung der Maschinenbefehle und für die Steuerung sämtlicher Komponenten zuständig. Bei den RISC Prozessoren werden die Steuerwerke durch explizite kombinatorische Schaltlogik implementiert. Man spricht demnach auch von einem "fest verdrahtetem" (S. 2 [4]) Steuerwerk, welches ohne algorithmischen Ansatz genau auf einzelne Befehle reagiert. Somit minimiert man die Dauer eines Befehlszyklus, welcher der Zeit zur Abarbeitung eines Maschinenbefehls entspricht [3].

Rechenwerk:

Die zentrale Einheit des Rechenwerks ist die ALU. Die ALU führt die von dem Steuerwerk dekodierten Befehle als arithmetische und logische Operationen durch. Das Ergebnis einer Operation mag Einfluss auf die Ausführung der nachfolgenden Instruktionen haben. Dafür werden die Ergebnisse in verschieden Zustände klassifiziert und in Statusregistern bzw. Zustandsregistern gespeichert [3].

Programmspeicher:

Der Programmspeicher ist das Hauptmerkmal einer Harvard-Architektur und enthält den eigentlichen Programm-Code. Durch die Existenz eines separaten Programmspeichers kann gleichzeitig sowohl auf die Programmdaten als auch auf den Datenspeicher zugegriffen werden. Dieser Speicher ist oft nicht flüchtig, sodass die gespeicherte Programmierung auch nach dem Ausfall der Versorgungsspannung erhalten bleibt. Speichertechnologien, die in diesem Zusammenhang oft verwendet werden, sind die Folgende: elektrisch löschbarer programmierbarer Nur-Lese-Speicher (engl. *Electrically Erasable Programmable Read-Only Memory (EEPROM)*), oder auch als einmal programmierbare EPROMs (engl. *One Time Programmable Erasable Programmable Read-Only Memory (OTP-EPROM)*), oder auch als Flash-EEPROM [3].

Adresswerk:

Das Adresswerk übernimmt das Ansprechen der verschiedenen Speicherbereiche wie den Registern und dem Hauptdatenspeicher. Oft werden Speicheradressen als Kombination einer Basisadresse und eines Offsets, um welchen die Basisadresse erhöht wird, angegeben. Diese adressbezogenen Berechnungen werden meist von einem zusätzlichen Adressrechner durchgeführt, um das Rechenwerk zu entlasten [3].

Registersatz:

Die Register sind Speicherplätze, die im inneren des Prozessors liegen, und somit schnell zu erreichen sind. Sie können grundsätzlich in Universalregister und Spezialregister unterschiedenen werden. Die Universalregister dienen der freien Verfügung für verschiedene Inhalte und Maschinenbefehle. Die Spezialregister sind unter anderem der Programmzähler, der Stackpointer, das Basisregister, das Indexregister, das Statusregister und das Steuerregister. Dabei ist das Steuerregister dafür zuständig, Unterbrechung des Programms zu verwalten [3].

Zusammengefasst organisiert der Mikroprozessor den Datenaustausch in einer Mikrorechnerstruktur. Im Datenspeicher liegen alle anderen Daten, die nicht mit der eigentlichen Prozessorprogrammierung korrelieren. Über System- und Schnittstellenbausteine kann mit externer Peripherie kommuniziert werden. Wie diese Komponenten eines Prozessors genau spezifiziert sind und wie genau diese zusammenarbeiten, wird durch die Befehlssatzarchitektur definiert. In Kapitel 2.1.2 wird das Grundkonzept einer RISC Befehlssatzarchitektur beschrieben. Prozessoren können zwar grob als ein RISC Prozessor klassifiziert werden, allerdings gibt es je nach Hersteller und Entwickler unterschiedliche architektonische Ansätze, sowohl in Bezug auf die Hardware, als auch für die Organisation des Befehlssatzes.

2.1.2 Befehlssatzarchitekturen

Eine Befehlssatzarchitektur (engl. Instruction Set Architecture (ISA)) definiert den Befehlssatz und die Befehlsformate einer MPU. Sie ist die Schnittstelle zwischen der Software und der Hardware, da durch Sie genau definiert wird, auf welcher Weise ein bestimmter Befehlssatz vom Prozessor ausgeführt wird. Obwohl gewisse Grundfunktionen Bestandteil eines jeden Prozessors darstellen, wie zum Beispiel arithmetische Operationen, gibt es jedoch von verschiedenen Herstellern unterschiedliche ISA Ansätze. Die aktuell kommerziell erfolgreichste RISC Architektur stammt von der Firma ARM Limited. Es werden jedes Jahr über 30 Milliarden Chips mit einer ARM Architektur produziert. Dabei ist ARM selbst kein Chipproduzent, sondern bietet Chipproduzenten die Porzessorarchitektur samt fertiger Modelle als Lizenz an [3].

Der Befehlssatz ist einer der Hauptmerkmale, durch den eine Architektur charakterisiert wird. Dabei geht es um die genaue Beschreibung, wie Assamblerbefehle in Maschinensprache übersetzt werden. Grundbefehle sind: Transport-, Arithmetische-, Bitweise Logische-, Schiebe-, Rotations-, Einzelbit-, Sprung- und Prozessorsteuerungsbefehle. Bei dem Befehlsformat wird ebenfalls strikt festgelegt, wie OpCodes aufgebaut sein müssen, damit der Maschinenbefehl dekodiert werden kann. Dabei wird die Bitbreite festgelegt, die ein Befehl besitzen muss. Außerdem wird jedem einzelnen Bit in einem vorgegebenen Bitmuster eine Bedeutung zugesprochen, die bei jeder Decodierung in gleicher Weise interpretiert wird.

2.2 RISC-V

Die 2015 gegründete RISC-V Foundation definiert vier verschiedene Befehlssätze, die frei und kostenlos zu Verfügung stehen. Der Ursprung der Initiative ist dem Electrical Engineering and Computer Science Departement an der Universität von California in Berkeley entsprungen. Das Ziel ist es, durch eine offene Kollaboration im Rahmen eines Open-Source Ansatzes die Entwicklung der ISAs voranzutreiben und sowohl für die Wissenschaft als auch für die Industrie frei zugänglich zu machen. Momentan gibt es verschiedene Mitglieder der RISC-V Foundation, die bereits Prozessorkerne und SoCs entwickelt haben und diese sowohl als Hardware als auch als IP Core in verschiedenen Hardware Description Languages (HDLs) zu freien Verfügung stellen [6]. Unterabschnitt 2.2.1 gibt eine Einführung in die RISC-V ISA Thematik und stellt die grundlegenden Spezifikationen der zwei Basis ISAs und deren Erweiterungen kompakt dar. In Unterabschnitt 2.2.2 wird gezielt auf die RV32I Basis ISA sowie auf die Erweiterung für die Multiplikations- und Divisionsbefehle eingegangen. Abschließend wird in Unterabschnitt 2.2.3 die Debug Spezifikation erläutert.

2.2.1 Befehlssätze

Die vier RISC-V Basis ISAs werden durch die folgenden Merkmale charakterisiert: Die Anzahl und die Breite der Integer Register und die Größe des Adressspeichers. Die zwei Hauptarchitekturen sind

die RV32I und die RV64I. Dabei stehen die Buchstaben "RV" als Kürzel in der Namensgebung für die RISC-V Architektur. Die 32 beziehungsweise 64 steht für die Größe der Register, welche demnach 32 bit bzw. 64 bit entspricht. Das "I" steht für Integer und bezeichnet die Basis Architektur, auf welche die anderen ISAs aufbauen. Diese wird in Unterabschnitt 2.2.2 ausführlich beschrieben.

Kürzel	Bestimmung		
Ι	Integer Instructions: Basisbefehlssatz für Integer Operationen		
Zifencei	Instruction-Fetch Fence: Verwaltung und Synchronisation von Datenzugriff und Befehlszugriff		
M Integer Multiplication and Division: Befehle für die Multiplikation und Divisio zwei Integern in 2 Registern			
А	Atomic Instructions: Atomare Befehle für die Synchronisation bei Multithreading		
Zicsr	Control and Status Register: Seperater Adressraum für Control und Status Register		
F	Single-Precision Floating-Point: Standard Befehlssatz für die Einfache-Genauigkeit von Gleitkomma Operationen; nach dem IEEE-754-2008 Standard; benötigt Zicsr Erweiterungen		
D	Double-Precision Floating-Point: Standard Befehlssatz für die doppelte Genauig- keit von Gleitkomma Operationen; nach dem IEEE-754-2008 Standard; benötigt F Erweiterungen		
Q	Quad-Precision Floating-Point: Standard Befehlssatz für die vierfache Genauigkeit von Gleitkomma Operationen; nach dem IEEE-754-2008 Standard; benötigt D Er- weiterungen		
L	Decimal Floating-Point: Standard Befehlssatz für dezimale Gleitkomma Operationen; nach dem IEEE-754-2008 Standard		
С	Compressed Instructions: Erlaubt die Verwendung von 16-bit Befehlen		
В	Bit Manipulation: Momentaner Platzhalter für Befehle, welche die Manipulation einzelner Bits durchführen		
L	Dynamic Translated Languages: Momentaner Platzhalter für die Unterstützung von dynamischen Programmiersprachen		
Т	Transactional Memory: Momentaner Platzhalter für die Unterstützung von transak- tionalen Speichern		
Р	Packed-SIMD Instructions: Momentaner Platzhalter für Befehle, die bei Aufruf die gleiche Operation auf viele unterschiedliche Operanden ausführen. (Single Instruction Multiple Data)		
V	Vector Operations: Momentaner Platzhalter für die Unterstützung von Vektorbefehlen		
Ν	User-Level Interrupts: Interrupt Handhabung auf User-Level Ebene		
Zam	Misaligned Atomics: Unterstützung von falsch gerichteten atomaren Befehlen; benö- tigt A Erweiterung		
Ztso	Total Store Ordering: Erweiterung zum Speichermanagement		

T_{-1}	01.	TTL		-1	$D_{a}f_{a}l_{a}l_{a}$		
Tapelle		Uners	SICHE.	aer.	Berenis	serweiter	nngen
rasence		CNOIN	10110	aor	DOIOIII		angon

Die Basis ISAs verwenden das Zweierkomplement für die Darstellung negativer Integer Zahlen. Grundsätzlich sind die RISC-V Basis ISAs vergleichbar mit denen herkömmlicher RISC Prozessoren, wobei es zwei wesentliche Unterschiede zu diesen Architekturen gibt. Zum einen sind keine Branch Delay Slots (*Warteplatz*) vorhanden. Zum anderen wird in den RISC-V ISAs die Decodierung von Befehlen unterschiedlicher Bitlänge zugelassen. Die Basis ISAs und deren Befehlssätze sind drauf ausgelegt je nach Anwendungszweck erweitert zu werden. Eine Übersicht der verschiedenen bereits definierten Erweiterungen des RISC-V Basisbefehlssatzes ist in Tabelle 2.1 gegeben. Dabei sind die Standardbefehle von der RISC-V Foundation mit der Zusage definiert worden, dass diese unter allen Umständen unverändert bleiben. Darüber hinaus gibt es Befehle, die von der Foundation reserviert worden sind, allerdings nicht zu dem Standardbefehlssatz gehören. Diese reservierten Bitkombinationen können Nutzer bei Bedarf für die Implementierung individueller Befehle verwenden. Die RV32I stellt die grundlegende Befehlssatzarchitektur dar. Darüber hinaus sind jedoch weitere Zusatzbefehlsformate durch RISC-V definiert, die durch Kürzel gekennzeichnet sind und als Erweiterung der Bezeichnung der RV32I angehängt werden. Ein Beispiel stellt der Befehlssatz RV32IM dar. Das "M" steht in diesem Fall für die Befehlssatzerweiterung, welche Befehle für die Multiplikation und Division definiert.

2.2.2 Basisbefehlssatz RV32I

In diesem Abschnitt wird der Basisbefehlssatz RV32I und die Befehlssatzerweiterung M beschrieben. Zu beginn wird der Registersatz erläutert und darauf folgend die definierten Befehle und ihr Format beschrieben.

Allzweckregister

Die Register des RV32I Basisbefehlssatz besitzen eine 32-Bit Breite. Es existieren 32 Register, die durch Zahl x beziffert sind.

Reg	Verwendung	Reg	Verwendung	Reg	Verwendung
x0	Zero	x11	fun. arguments/return values	x22	saved reg
x1	return addr.	x12	fun. arguments	x23	saved reg
x2	stack pointer	x13	fun. arguments	x24	saved reg
x3	global pointer	x14	fun. arguments	x25	saved reg
x4	thread pointer	x15	fun. arguments	x26	saved reg
x5	alternate link	x16	fun. arguments	x27	saved reg
x6	temporaries	x17	fun. arguments	x28	temporaries
x7	temporaries	x18	saved reg	x29	temporaries
x8	saved reg/frame poin- ter	x19	saved reg	x30	temporaries
x9	saved reg	x20	saved registers	x31	temporaries
x10	fun. arguments/re- turn values	x21	saved reg	pc	temporaries

Tabelle 2.2: Übersicht der Register (siehe [6], S. 137)

Zusätzlich ist der Programmzähler als Spezialregister definiert. In Tabelle 2.2 sind die Register und deren bevorzugte Verwendung aufgelistet. Von den 33 Registern ist nur das Register x0 und der programm counter (*Programmzähler*) mit einer festen Funktion versehen. Die restlichen Register können als Allzweckregister genutzt werden. Das Register x0 hat den festen Wert Null, da alle Bits zu jeder Zeit auf Null gesetzt sind. Als Konvention für eine bessere Software-Kompatibilität haben sich die in Tabelle 2.2 angegeben Funktionen für alle weiteren Register ergeben.

Befehlsformate

Der Basisbefehlssatz definiert sechs verschiedene Befehlsformate, die eine feste Kodierung für alle 32 Bits festlegen. Es werden Befehlsformate vom Typ R-, I-, S-, B-, U- und J unterschieden. Dazu kommen Speicherorganisations- und System-Befehle. Im Folgenden werden die Formate und deren Kodierung beschrieben. Dabei werden einzelne Bits bzw. Bit-Vektoren mit inst[Bit bzw. Bit:Bit] gekennzeichnet. Obwohl die sechs Formate verschieden kodiert werden, besitzen alle Formate einen OpCode. Der OpCode befindet sich immer in den niederwertigsten sieben Bits und beinhaltet die Information, welche Operation ausgeführt werden soll. Dabei sind die zwei niederwertigsten Bits des Basisbefehlssatzes immer auf den Wert eins bzw. inst[1:0] = 11 gesetzt. Die restlichen fünf Bits entsprechen jeweils einer bestimmten Operation. So entspricht beispielsweise der Lade-Befehl LOAD dem OpCode inst[6:0]=0000011.

Im R-Typ Format werden Operationen und Berechnungen definiert, welche zwei Register als Quelle für Operanden verwenden. In Abbildung 2.2 ist das Befehlsformat R-Typ dargestellt.

31 2	25 24	20 19	15 14 12	2 11 7	6 0
funct7	rs2	rs1	funct3	rd	opcode

Abbildung 2.2: R-Type Befehlsformat

Mnemonik	Bedeutung	Operation	funct3	funct7
ADD	Addition	rd:=rs1+rs2	000	0000000
SLT	Signed Compare	rd:=1, if $rs1 < rs2$	010	0000000
SLTU	Unsigned Compare	rd:=1, if $rs1 < rs2$	011	0000000
AND	Bitwise Logical	rd:=rs1&rs2	111	0000000
OR	Bitwise Logical	rd:=rs1 rs2	110	0000000
XOR	Bitwise Logical	rd:=rs1 xor rs2	100	0000000
SLL	Logical Left Shift	rd:=rs1 <<(value of)rs2	001	0000000
SRL	Logical Right Shift	rd:=rs1 >>(value of)rs2	101	0000000
SUB	Subtraction	rd:=rs1-rs2	000	0100000
SRA	Arithmetic Right Shift	rd:=signed $rs1 >>$ (value of) $rs2$	101	0100000

Tabelle 2.3: R-Typ Befehlsübersicht

Der OpCode für R-Typ Befehle ist auf den Wert OP=0110011 festgelegt. Daneben besitzen die Bitfelder funct7=[31:25] und funct3=[14:12] die Aufgabe verschiedene Operationen zu definieren. Die Register, aus denen die Operanden entnommen werden, sind in den Bitfeldern rs2=[24:20] und rs1=[19:15] festgelegt. Das Zielregister wird im Bitfeld rd=[11:7] festgelegt. Tabelle 2.3 gibt eine Übersicht auf R-Typ Befehle in Korrelation zu den entsprechenden mnemonischen Codes. Bei diesen Operationen wird ein Overflow (*Überlauf*) nicht beachtet. Bei der Addition und der Subtraktion werden die untersten 32 bits des Ergebnisses in das Zielregister geschrieben. Eine Besonderheit ist die Vergleichsoperation SLTU, die ohne Beachtung des Vorzeichens durchgeführt wird. Wenn Mithilfe dieser Operation das Nullregister x0 mit einem zweiten Register rs2 verglichen wird, wird eine logische Eins in das Zielregister geschrieben, wenn rs2 ungleich Null ist. Ist andererseits rs2 gleich Null, dann wird das Zielregister ebenfalls auf Null gesetzt.

Der I-Typ definiert Integer Operationen zwischen einer Konstanten und einem Register rs1. Dabei umfasst die Größe der Konstanten zwölf Bits inst[31:20]. Die Operationen sind den R-Typ Operationen sehr ähnlich, mit der einzigen Ausnahme, dass bei den I-Typ Operationen statt auf ein zweites Register, auf eine Konstante als Operand zurück gegriffen wird. In Abbildung 2.3 ist das I-Typ Befehlsformat ohne Verschiebungsoperationen dargestellt. Für Schiebeoperationen wird ein eigenes Befehlsformat verwendet, welches starke Ähnlichkeit zu den R-Typ Operationen besitzt (siehe Abbildung 2.4).

31 2	0 19 15	14 12	11 7	6 0
imm[11:0]	rs1	funct3	rd	opcode

Abbildung 2.3: I-Typ Befehlsformat für Integer Berechnungen aus Register und Konstante

31	25	24 20	19	15 14	12	11 7	6	0
imm[11	:5]	imm[4:0]	rs1		funct3	rd		opcode

Abbildung 2.4: I-Typ Befehlsformat für Shift-Operationen aus Register und Konstante

Der OpCode für I-Typ Operationen ist auf den Wert 0010011 festgelegt. Die Bitfelder rs1, funct3, rd und OpCode besitzen dieselbe Funktion wie bei R-Typ Operationen. Die Konstante umfasst zwölf Bits imm[11:0]. Bei Shift-Operationen werden die niederwertigsten fünf Bits imm[4:0] für die Anzahl der Verschiebungen genutzt. Während die niederwertigsten sieben Bits imm[11:5] einem Bitmuster entsprechen, welches für die jeweilige Operation fest definiert ist. Die Operation ADDI ignoriert analog zur ADD Operation den Überlauf einer Berechnung zwischen der Konstanten und dem Registerwert rs1. Dabei werden in gleicher Weise nur die 32 niederwertigsten Bits des Resultats im Zielregister rd abgespeichert. Eine Besonderheit dieses Befehls besteht darin, dass der Befehl der Datenverschiebung (Mnemonisch: MV) von einem Register in ein anderes eine virtuelle Instruktion darstellt, welche durch den Befehl ADDI rd, rs implementiert wird. Die Nulloperation (Mnemonisch: NOP) stellt eine weitere virtuelle Instruktion dar, welche ebenfalls mit Hilfe des ADDI Befehls in der Form ADDI x0, x0, 0 implementiert wird. Eine weitere Besonderheit ist im Zusammenhang mit Logik-Operationen zu finden. Die Inversion eines Registers ist als virtueller Instruktion NOT möglich, welche dem Befehl XORI rd, rs1, -1 entspricht. Befehle für das Laden von Daten aus dem Speicher (Mnemonisch: LOAD) sind ebenfalls im I-Typ Format definiert.

Mnemonik	Bedeutung	Operation	funct3	funct7
ADDI	Addition	rd:=rs1+imm	000	-
SLTI	Signed Compare	rd:=1, if rs1 < imm	010	imm
SLTIU	Unsigned Compare	rd:=1, if rs1 < imm	011	imm
ANDI	Bitwise Logical	rd:=rs1&imm	111	imm
ORI	Bitwise Logical	rd:=rs1 imm	110	imm
XORI	Bitwise Logical	rd:=rs1 xor imm	100	imm
SLLI	Logical Left Shift	$rd:=rs1 \ll (value of)imm$	001	0000000
SRLI	Logical Right Shift	rd:=rs1 >>(value of)imm	101	0000000
SRAI	Arithmetic Right Shift	rd:=signed $rs1 >>$ (value of) imm	101	0100000
NOP	Zero operation	=ADDI x0, x0, 0	-	-
LW	Load word	rd:=32-bit-value at address of rs1	010	imm
LH	Load halfword	rd:=16-bit-value at address of rs1	001	imm
LB	LoadByte	rd:=8-bit-value at address of $rs1$	000	imm
LBU	Load word	rd:=32-bit-value at address of rs1	100	imm
LHU	Load word	rd:=32-bit-value at address of $rs1$	101	imm
JALR	Jump and link register	siehe Beschreibung S.14	000	imm

Tabelle 2.4: I-Typ	b Befehlsübersicht
--------------------	--------------------

Im Gegensatz zu Speicherbefehlen, die mit dem S-Typ ein eigenes Format besitzen und in einem separaten Abschnitt beschrieben werden. Es sind unterschiedliche Ladebefehle definiert, welche alle einen OpCode mit dem Wert 0000011 besitzen. Bei Ladebefehlen gibt das Register rs1 die Speicheradresse an, welche mit einen vorzeichenbehafteten 12-Bit Offset imm[11:0] verknüpft werden kann. Beim LW Befehl wird ein 32-Bit Datenwort von der entsprechenden Speicheradresse geladen und in das Zielregister rd geschrieben. Bei den Befehlen LH und LB werden jeweils die niederwertigsten 16-Bits bzw. 8-Bits geladen. Der LHU Befehl lädt ein 16-Bit Halbwort und führt durch eine Auffüllung des Registers mit Nullen eine Erweiterung auf die volle 32 Bit Datenwortbreite durch. In gleicher Weise wird bei Nutzung des LBU Befehls das ausgelesende Byte Nullen auf die volle Datenwortbreite aufgefüllt. Der JALR Befehl entspricht einem unbedingten Sprungbefehl, welcher durch den OpCode 1101011 kenntlich gemacht wird. Die Adresse wird durch die folgende Rechenvorschrift festgelegt. Der Befehls-Code des Sprungbefehls enthält eine vorzeichenbehaftete Konstante in einer Zweierkomplement Darstellung. Diese Konstante wird mit dem Wert aus Register rs1 addiert und anschließend das niederwertigste Bit auf Null gesetzt. Das Resultat wird als Sprungadresse des nächsten Befehls in das Zielregister rd geschrieben.

In der RISC-V Architektur werden drei verschiedene Speicherbefehle definiert, welche im S-Typ

formatiert sind. Der OpCode dieser Befehle entspricht dem Wert 0100011. In Abbildung 2.5 ist das Befehlsformat abgebildet. Das Register rs2 enthält dabei den Wert, der in den Datenspeicher geschrieben werden soll. Dabei wird aus dem Wert in Register rs1 und dem vorzeichenbehafteten Offset imm[11:5]+imm[4:0] die Zieladresse ermittelt. In die adressierte Speicherstelle wird je nach verwendetem Befehl entweder ein word, halfword oder Byte geschrieben.

31 25	24 20	19 15 1	14 12	11 7	6 0
imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode

Abbildung	$2.5 \cdot$	S-Type	Befehlsformat
ADDIIGUIIg	2.9.	o-rype	Detemsionna

Fabelle 2.5:	S-Typ	$Befehls \ddot{u} bersicht$
--------------	-------	-----------------------------

Mnemonik	Bedeutung	Operation	funct3
SW	Store word	Store rs2 in Address(rs1+Offset)	010
SH	Store halfword	Store $rs2[15:0]$ in Address($rs1+Offset$)	001
SB	Store Byte	Store $rs2[7:0]$ in Address($rs1+Offset$)	000

Dabei werden immer die niederwertigsten Bits des in rs2 festgelegten Registers gespeichert. In Tabelle 2.5 wird ein Überblick auf verschiedene Adressierungsbefehle und ihre Eigenschaften gegeben.

Bei den Befehlen des B-Typ handelt es sich um bedingte Sprungbefehle. In Abbildung 2.6 ist das Befehlsformat dargestellt, wobei die definierten Bitfelder, den folgenden Einfluss auf die Ausführung des Sprunges besitzen.

31	30 25	24 20	19	15	14	12	11 8	7	6	0
imm[12]	imm[10:5]	rs2	rs1		funct3		imm[4:1]	imm[11]	opcod	е

Abbildung 2.6: B-Typ Befehlsformat für bedingte Sprungbefehle

Mnemonik	Bedeutung	Operation	funct3
SW	Store word	Store rs2 in Address(rs1+Offset)	010
\mathbf{SH}	Store halfword	Store $rs2[15:0]$ in Address($rs1+Offset$)	001
SB	Store Byte	Store rs2[7:0] in Address(rs1+Offset)	000

Tabelle 2.6: B-Typ Befehlsübersicht

Der OpCode für bedingte Sprungbefehle entspricht dem Wert 1100011. Die vorzeichenbehaftete Konstante *imm* mit 12-Bit Breite wird zur aktuellen Adresse des Sprungbefehls addiert, um die Zieladresse zu erhalten. Als Bedingung für die Ausführung eines Sprungbefehls werden die in den Bitfeldern rs1 und rs2 festgelegten Register miteinander verglichen. Das Ergebnis des Vergleiches

legt fest, ob der Sprungbefehl ausgeführt wird oder nicht. Es existieren sechs verschiedene bedingte Sprungbefehle, welche in Tabelle 2.6 gelistet und beschrieben werden. Der Befehl BEQ führt einen Sprungbefehl durch, wenn rs1 und rs2 gleich sind. Bei dem Befehl BNE wird ein Sprungbefehl ausgeführt, wenn dies nicht der Fall ist. Daneben bieten die Befehle BLT bzw. BLTU noch die Möglichkeit zu prüfen, ob rs1 kleiner als rs2 ist, und zwar unter Berücksichtigung bzw. ohne Berücksichtigung des Vorzeichens. Weiterhin kann auch die gegenteilige Überprüfung durchgeführt werden. Dies geschieht unter Verwendung der BGE und BGEU Befehlen.

U-Typ Befehle werden für die Bildung von Variablen verwendet. Im Vergleich zu den anderen Typen existieren in diesem Format viel weniger Befehle. In Abbildung 2.7 ist das Befehlsformat abgebildet und in Tabelle 2.7 wird eine Übersicht über gängige U-Typ Befehle gegeben.

31	12 1	1	7	6	D
imm[31:12]		rd		opcode	

Abbildung 2.7: U-Typ Befehlsformat für das Laden von Konstanten

Mnemonik	Bedeutung	Operation	OpCode
LUI	Load upper immediate	rd:=imm[31:12] + [(11:0) = 0]	0110111
AUIPC	Add upper immediate to pc	rd:=(imm[31:12] + [(11:0) = 0]) + pc	0010111

Tabelle 2.7: U-Typ Befehlsübersicht

Der LUI Befehl kreiert eine 32-Bit Konstante. Dabei entsprechen die 20 hochwertigsten Bits des Befehlsformats imm[31:12] Konstanten, welche mit der gleichen Wertigkeit in das Zielregister rd geschrieben werden. Die niederwertigsten 12 Bits werden mit Nullen befüllt. Der AUIPC Befehl ist für die Verarbeitung des Programmzählers verantwortlich. Analog zum LUI Befehl wird das gleiche Bitfeld des Befehlsformats als Konstante verwendet. Allerdings entspricht diese Konstante einem Offset, um den die aktuelle Adresse des Programmzählers geändert und anschließend in das Zielregister rd geschrieben wird.

Das Befehlsformat J-Typ definiert einen unbedingten Sprungbefehl JAL. Das Befehlsformat ist in Abbildung 2.8 dargestellt. Neben dem JAL Befehl gibt es auch den JALR als unbedingten Sprungbefehl, der allerdings im I-Typ Format definiert ist. Die im Befehl definierte 12 bit Konstante ist im Zweierkomplement codiert und wird auf die momentane Befehlsadresse addiert, um zur gewünschten Zieladresse zu gelangen. Gleichzeitig wird im Zielregister rd die Rücksprungadresse (pc + 4) gespeichert. In Tabelle 2.8 ist dieser Befehl noch einmal zusammengefasst.

31	30 21	20	19 12	11 7	6 0
imm[20]	imm[10:1]	imm[11]	imm[19:12]	rd	opcode

Abbildung 2.8: J-Typ Befehlsformat für unbedingte Sprungbefehl

Tabelle 2.8: J-Typ Befehlsübersicht				
Mnemonik	Bedeutung	Operation	OpCode	
JAL	Jump and link	rd:=pc+4	1101111	

Die Systembefehle verwalten den Zugang zu Systemfunktionen und sind ebenfalls im I-Typ definiert. Dabei werden zwei verschiedene Kategorien differenziert: Zum einen die Befehle, die automatisch die Status- und Kontrollregister schreiben und alle anderen exklusiven Befehlen, wie beispielsweise ECALL und EBREAK. Die Control and Status Register (CSR)-Befehle sind Teil des Zicsr Zusatzformates. Die beiden genannten Befehle sind in Tabelle 2.9 dargestellt.

Tabelle 2.9: System-Befehlsübersicht				
Mnemonik	Bedeutung	funct3		
ECALL EBREAK	service request to execution environment return control to debug environment	000 000		

Der OpCode für diese Befehle besitzt den Wert 1110011. Die beiden Bitfelder rs1 und rd werden dabei mit Nullen beschrieben, genau wie das Bitfeld funct3=000. Der einzige Unterschied zwischen den beiden Befehlen liegt im Bitfeld imm[11:0], das beim ECALL Befehl den Wert 000000000000, und beim EBREAK den Wert 00000000001 annimmt. Der ECALL Befehl bewirkt einen Austausch zwischen der ausführenden Umgebung des Programms. Der EBREAK Befehl wird zu Debugging-Zwecken verwendet.

Befehlssatzerweiterung M

Die Befehlssatzerweiterung M umfasst Multiplikations- und Divisionsbefehle. Die Zielarchitektur RV32IM besteht aus dem Basisbefehlssatz und dieser Befehlserweiterung. Dabei werden zwei Register rs1 und rs2 als Operanden verwendet, während das Ergebnis in das Zielregister rd geschrieben wird. In Abbildung 2.9 ist das Befehlsformat dargestellt und in Tabelle 2.10 sind die Multiplikations- und Divisionsbefehle gelistet.

31 25	24 20	19 15	14 12	11 7	6 0
funct7	rs2	rs1	funct3	rd	opcode

Abbildung 2.9: M-Befehlsformat für Multiplikation und Division

Die Multiplikation von zwei 32-Bit breiten Registern führt zu einen 64-Bit breiten Datenwort. Für die Speicherung der niederwertigsten 32 bit wird der Befehl MUL verwendet. Alle weiteren Befehle Speichern die höherwertigen 32 bit in das Zielregister. Dabei wird unterschieden, ob die Datenworte in den beiden Registern vorzeichenbehaftet sind. Dies wird in Tabelle 2.10 verdeutlicht.

Mnemonik	Bedeutung	Operation	funct3
MUL	Multiplication Low	rd:=Lower32Bitsof(rs1xrs2)	000
MULH	Multiplication High signed xsigned	rd:=High32Bitsof(rs1xrs2)	001
MULHU	Multiplication High unsigned xunsigned	rd:=High32Bitsof(rs1xrs2)	011
MULHSU	Multiplication High signed xunsigned	rd:=High32Bitsof(rs1xrs2)	010
DIV	Division signed	rd:=r1/r2	100
DIVU	Division unsigned	rd:=r1/r2	101
REM	Reminder signed	rd:=r1/r2	110
REMU	Reminder unsigned	rd:=r1/r2	111

Tabelle 2.10: M-Befehlsübersicht

Bei der Division ist das Register rs1 der Dividend und rs2 der Divisor, wobei das Ergebnis abgerundet und in das Zielregister rd geschrieben wird. Die hochwertigsten sieben Bits besitzen bei allen Befehlen den Wert funct7=0000001. Der OpCode ist ebenfalls bei allen Befehlen dieser Erweiterung identisch und besitzt den Wert 0110011. Durch die drei Bits des funct3 Bitfeldes werden die Befehle unterschieden. Bei der Division zweier Registerwerte mit Speicherung des Quotienten wird für vorzeichenbehaftete Registerwerte der Befehl DIV und für nicht vorzeichenbehaftete Registerwerte der Befehl DIVU verwendet. Die Befehle REM und REMU speichern den Divisionsrest derselben Operation. Sind beide Werte für eine Division als Ergebnis gewünscht, müssen beide Instruktionen nacheinander ausgeführt werden. Sonderfälle bei Divisionsbefehlen entstehen beispielsweise bei einer Division durch Null. Wird ein Register durch Null dividiert, entspricht der Quotient dem Wert 0xffffffff und der Rest entspricht dem Dividenden. Desweiteren kann ein Overflow auftreten, wenn bei der vorzeichenbehafteten Division die kleinst möglichste Zahl durch -1 dividiert wird. Dies entspricht bei 32-Bit Registerbreite der Operation: (-2147483648)/(-1). Bei dieser Division entspricht der Quotient dem Dividenden, während der Rest Null beträgt.

2.2.3 Debug Spezifikation

Über die Debugschnittstelle können alle Register gelesen, die schreibbaren Register beschrieben und der Speicherinhalt des RISC-V Prozessors abgerufen werden. Der genaue Aufbau einer Debug Kette ist in Abbildung 2.10 dargestellt. Das Debug System besteht aus drei verschiedenen Hardware-Einheiten. Die erste Komponente ist die implementierte RISC-V Hardware. Desweiteren wird ein JTAG Adapter als Schnittstelle zwischen dem Debug Anwender und der RISC-V Hardware eingesetzt. Der Debug Anwender nutzt eine Rechnereinheit, auf der zwei Software-Komponenten ausgeführt werden. Zum einen den Debugger, der die Debug Informationen des Nutzers auswertet, und zum anderen den Debug Übersetzer, der die Debug-Informationen an den JTAG Adapter sendet. Das Debug Transport Module (DTM) Modul entspricht der JTAG Schnittstelle und ist im folgendem Abschnitt näher beschrieben. Dieses Modul kommuniziert mit dem Debug Module Interface (DMI), welches gemäß der RISC-V Spezifikation notwendige und optionale Funktionalitäten vorweisen muss und in Abschnitt 3.1.4 beschrieben ist.



Abbildung 2.10: RISC-V Debug System Überblick [7]

Im vorliegenden Design wird das DMI und das Debug Module (DM) des Prozessorkerns im raifes_debug_modul zusammengefasst. Das DM verfügt über Zugriff auf alle Registers des Prozessors. Ein Zugriff auf die Busstruktur ist optional und für das vorliegende Design nicht implementiert.

Debug Transport Modul

Das DTM Modul ist der Knotenpunkt zwischen dem externen JTAG Adapter und dem DMI und entspricht dem in Abschnitt 2.3 beschrieben JTAG Test Access Port (TAP). Pro Prozessorkern bzw. pro DM sollte nur ein DTM implementiert sein. Ein paralleler Betrieb von mehreren DTMs ist nicht zulässig. Im vorliegenden Design wird bei einem Zugriff zuerst das Instruktionsregister (IR) mit einer Zieladresse des zu lesenden bzw. zu schreibenden Datenregister (DR) beschrieben. Dabei hat das IR eine Breite von 5-Bits. Die aktuell implementierten DRs und deren Eigenschaften sind in Tabelle 2.11 gelistet. Dabei wird momentan nur das Register DMI genutzt.

Tabelle 2.11: DTM DR Register					
Adresse Breite Name			Beschreibung		
0x01	32	IDCODE	Identifikationsnummer des Geräts		
0x10	32	DTM	Steuerung des DTMs		
0x11	40	DMI	Daten für das DMI		

Tabelle	2.11:	DTM	DR	Register
rabene	<i>4</i> .11.	DIM	D_{10}	TUCEIDUCI

Das IDCODE Register wird gesetzt, wenn der JTAG TAP zurückgesetzt wird und ist ein reines Leseregister. Mit dem Register DTM wird das DTM Modul gesteuert. Eine Übersicht über dieses Register ist in Abbildung 2.11 gegeben. Die höherwertigen 14 Bits [31:18] und das Bit 15 haben den Wert Null. Das Bit 17 dmihardreset, wird auf eins gesetzt, falls das DTM hart zurückgesetzt und nachfolgende DMI Übertragungen verworfen werden sollen. Dieses Bit wird nur dann gesetzt, wenn sicher ist, dass die angesprochenen DMI Transaktionen nicht beendet werden. Das Bit 16 dmireset hebt bei einem Wert von eins einen Fehlerzustand auf und versucht die letzte Transaktion des DMIs zu wiederholen.



Abbildung 2.11: DTM DTM Register [7]

Das Bitfeld idle [14:12] gibt die minimale Anzahl an Takten an, in denen der Debugger im Zustand Run-Test/Idle des JTAG TAPs verharren soll, ohne einen Zustands-Code busy mit dem Wert eins in das Bitfeld dmistat zu schreiben. Wenn der Wert Null im Register steht, wird angezeigt, dass der Zustand Run-Test/Idle nicht angenommen werden soll. Bei einem Wert von eins wird der Zustand Run-Test/Idle für einen Takt angenommen und danach wieder verlassen. Bei einem Wert von 0x2 wird der Zustand angenommen und für einen weiteren Takt beibehalten. Eine Inkrementierung des Wertes bedeutet eine Erhöhung der Verweildauer im Run-Test/Idle Zustand. Das idle Bitfeld ist ein reines Lesebitfeld und nimmt bei einem Reset die Voreinstellung an.

Das Bitfeld dmistat ist ein Schreibregister und kann vier verschiedene Werte annehmen. Bei einem Reset nimmt es den Wert 0x0 an. Dieser Wert signalisiert den fehlerfreien Zustand des DMI. Die Werte 0x1 und 0x2 geben Fehlerzustände an, bei denen Operationen nicht erfolgreich waren. Der Wert 0x3 gibt an, das ein Versuch unternommen wurde, obwohl das DMI noch in Benutzung war. Das Bitfeld abits ist ebenfalls ein Schreibregister und gibt die Bitbreite der DMI Adressen an, die im vorliegenden Design sieben Bit beträgt. Beim Zurücksetzen wird das Bitfeld mit dem Wert sieben beschrieben, wobei nur das Bitfeld dmistat[11:10] auf den Wert Null gesetzt werden muss. Das letzte Bitfeld version[3:0] kann drei verschiedene Werte annehmen, welche Auskunft über die Version der Implementierung des DTMs geben. Der Wert eins steht für die Implementierung nach der RISC-V Spezifikation 0.11 und der Wert zwei für die Implementierung nach der Version 0.13, welche momentan die aktuellste ist. Bei einem Wert von 0xF entspricht die implementierte Version keiner der offiziellen Spezifikationen.



Abbildung 2.12: DTM DMI Register [7]

Das Debug Module Interface Access Register DMI ermöglicht dem DTM den Zugang zum DMI und wird für den Test des Design verwendet. Eine Übersicht des Registers ist in Abbildung 2.12 aufgeführt. Bei einem Reset werden alle Bits auf den Wert Null gesetzt. Das Bitfeld op [1:0] gibt an, ob ein Lese- oder Schreibzugriff ausgeführt wird. Das Bitfeld data [33:2] entspricht den Daten, die an das DMI weitergeleitet bzw. von dem DMI gelesen werden sollen. Das Bitfeld address [abits+33:34] gibt die Adresse des DMI Zielregisters an und hat im vorliegenden Design eine Bitbreite von sieben Bits. Wie genau die Schaltungslogik für das vorliegende Design aufgebaut ist, wird in Abschnitt 3.1.4 beschrieben.

2.3 JTAG IEEE Standard 1149.1-2001

Der IEEE Standard 1149.1-2001 definiert die JTAG Funktionalität, durch deren Implementierung das Lesen und Schreiben von Daten einer zu testenden Hardware-Logik-Einheit möglich macht. Dazu werden zwei spezielle Register implementiert, die als Schnittstelle zwischen externer JTAG Hardware und der zu untersuchenden Hardware dienen. Diese Register sind zum einen das Befehlsbzw. IR und zum anderen das Daten- bzw. DR Register.



Abbildung 2.13: JTAG TAP Zustandsmaschine nach IEEE 1149.1-2001 [8]

Der Zugriff auf diese Register wird durch den TAP gesteuert. Dieser ist in Abbildung 2.13 als Zustandsmaschine dargestellt. Dabei beinhaltet das IR Steuerinformationen für den TAP und das DR Lese- oder Schreibdaten von bzw. für die Test-Hardware. Der TAP wird über die Signale tck, tms, tdi und tdo angesteuert. Hierbei entspricht das Signal tck dem Prüftakt, mit welchem die anderen Signale synchronisiert werden. Durch das Signal tms, der Testmodusauswahl, wird der TAP gesteuert und ist in Abbildung 2.13 als Dezimalzahl dargestellt. Über das Ein- bzw Ausgangssignal, tdi bzw. tdo, werden die Daten seriell geschrieben bzw. gelesen.

Um Daten in das IR zu schreiben, muss die Zustandsmaschine in den Zustand Shift-DR gesetzt werden. Da sich der TAP initial im Zustand Run-Test-Idle befindet, muss pro JTAG Takt tck das Signal tms nacheinander auf folgende Wertekombination gesetzt werden: 0,1,0. Solang das Signal tms nicht auf den Wert eins gesetzt wird, ändert sich der Zustand nicht und Daten können entweder über das Signal tdi geschrieben oder über das Signal tdo gelesen werden. Nachdem die Daten geschrieben worden sind, muss durch die Kombination 1011 das Register aktualisiert werden. Danach kann entweder wieder in den Anfangszustand oder in den Zustand Select-DR-Scan gesprungen werden [8].

3 RISC-V RV32IM auf RTL Ebene

In diesem Kapitel wird der Raifes Kern und die Implementierung des Caecos auf RTL Ebene analysiert und beschrieben. Das Verständnis der Architektur des Prozessors ist für die Implementierung notwendig, da der Caeco die eigentliche Prozessorstruktur nicht einschränken, sondern ergänzen soll. Dafür werden besondere Mechanismen, wie z.B. die Interrupt-Logik oder der Datentransport zu den Peripheriegeräten untersucht. Im Abschnitt 3.1 wird die Architektur des Prozessors anhand der HDL Dateien beschrieben. Im darauf folgenden Abschnitt 3.2 wird die Implementierung des Caecos im Detail anhand von Code-Ausschnitten erläutert.

3.1 RISC-V RV32IM Prozessorarchitektur

Der Raifes Kern basiert auf dem vScale-Project, einem frei verfügbaren RISC-V RV32IM Prozessorkern in Verilog. Das vScale Projekt ist als Verilog-Version des in Berkeley entwickelten zScale RV32IM Prozessors mit dem Ziel entstanden, als kleiner und leistungsfähiger Prozessor dem ARM Cortex-M0 Konkurrenz zu machen. Die Bus-Architektur basiert auf der von ARM entwickelten Advanced Microcontroller Bus Architecture (AMBA) und Advanced High-Performance Bus (AHB)-Lite Spezifikation, die allerdings unter RISC-V als Highly Advanced System Transport Interface (HASTI) bezeichnet werden [9]. Die Prozessor- bzw. Systemarchitektur ist in Abbildung 3.1 grafisch dargestellt.



Abbildung 3.1: RV32IM Systemarchitektur

Der Prozessor verfügt über eine JTAG- und eine UART Schnittstelle und diverse General Purpose Input/Outputs (GPIOs). Die UART Schnittstelle ist unidirektional und wird zum Senden von Daten verwendet. Die GPIOs umfassen im Zuge dieser Arbeit nur eine Signal-LED, durch die die Aktivität des Caecos angezeigt wird. Über die bidirektionale JTAG Schnittstelle werden einerseits sowohl die Programmdaten des Prozessors, als auch die EKG Daten für den Caeco geschrieben, andererseits wird die Schnittstelle zum Testen and damit zum Auslesen von Registerwerten verwendet. Um die Verbindung nutzen zu können, ist das DTM notwendig, welches den JTAG TAP beschreibt. Wie bereits in Abschnitt 2.2.3 beschrieben, beinhaltet das DM das RISC-V DMI und das Debug Modul für den Prozessorkern, wodurch der Datenaustausch organisiert wird. Der Caeco wird über das Caecointerface instantiiert und als weiterer Peripheriebaustein in die Architektur hinzugefügt. Als Speicher für die Instruktionen und der Daten dient ein Xilinx IP True Dual Port Random Access Memory (RAM). Ein Überblick über alle HDL Dateien und deren Gliederung ist in Abbildung 3.2 gegeben. Die in der Beschreibung verwendeten Signal- und Registernamen entsprechen den Bezeichnungen aus dem Verilog-Design.



Abbildung 3.2: Gesamtprojektübersicht der Verilogmodule

Das Top-Modul raifes_fpga_wrapper bildet die oberste Hierarchie Ebene (E 1) und instantiiert vier Untermodule. Dabei wird der Systemtakt von 100 MHz des externen Oszillator durch den Xilinx IP Clock Wizard auf 25 MHz geteilt. Die Module UART_module und raifes_uart sind für die Modellierung der UART Schnittstelle zuständig und werden in Unterabschnitt 3.1.1 detailliert beschrieben. Das Modul raifes_top stellt den Hauptbestandteil des Entwurfs dar und instantiiert den größten Teil der restlichen Module. Auf der Ebene E 3 wird der Prozessorkern als Instanz des Moduls raifes_core eingebunden. Auf der gleichen Ebene befindet sich noch eine Instanz des Speichers bram01, welche in Unterabschnitt 3.1.3 beschrieben wird, das DTM als Instanz des Moduls raifes_dtm, das in Unterabschnitt 3.1.4 beschrieben wird, ein Teil der Busstruktur in den Instanzen der Module raifes_sync_to hasti_bridge_I/D, die in Unterabschnitt 3.1.2 erläutert werden, und die Caeco-Schnittstelle als Instanz des Moduls caecointerface, welches in dieser Arbeit

entwickelt wird und den Caeco instantiiert. In den Ebenen E 4 und E 5 befinden sich ausschließlich Komponenten des Prozessorkerns und dessen interner Busstruktur, was in Unterabschnitt 3.1.5 genauer beschrieben wird. Eine Übersicht über die gesamte Prozessorstruktur auf RTL Ebene ist im Anhang B zu finden.

3.1.1 Die UART Schnittstelle

Die UART Schnittstelle dient der seriellen Übertragung von Daten, die vom Prozessor an ein externes Geräten gesendet werden. Dabei beträgt die Übertragungsgeschwindigkeit bei einem Systemtakt von 25 MHz 115200 Baud. Es werden ein Startbit, acht Datenbits und zwei Stop-Bits übertragen. Die Signalübersicht bezüglich des übergeordneten Moduls UART_module und des instantiierten Moduls raifes_uart sind in Abbildung 3.3 gegeben.



Abbildung 3.3: UART Module

Die Funktion des Moduls UART_module besteht darin, bei Ausführung eines Schreibbefehls und bei einer anliegenden Adresse von 0xc0000000 des Signals per_haddr und des gesetzten Signals per_hwrite die niederwertigsten zehn Bits des per_hwdata Signals synchron in das Register UART_reg zu schreiben. Die eigentliche Datentransmission wird durch eine Zustandsmaschine im Untermodul raifes_uart gesteuert und ist in Abbildung 3.4 abgebildet. Dabei sind die niederwertigsten acht Bits des Registers UART_reg die zu sendenden Daten, welche über das Signal sdata dem Untermodul übergeben werden. Bit neun aus dem Register UART_reg entspricht dem Signal send_strobe. Initial befindet sich die Zustandsmaschine im Zustand ready und erwartet den Wert eins für das Signal send_strobe, wobei das Ausgangssignal UART_TX auf eins gehalten wird. Sobald das Signal send_strobe gesetzt ist, werden die zu sendenden Daten in das Datenlatch txData an die Stelle neun bis zwei geschrieben. Dabei ist das MSB auf den Wert eins und die beiden niederwertigsten Bits auf null gesetzt, welche dem Startbit und den beiden Stopbits entsprechen.


Abbildung 3.4: UART Zustandsmaschine

Außerdem springt die Zustandsmaschine für einen Takt in den Zustand load. In diesem Zustand wird dem Ausgangssignal der Wert des Bits aus dem Datenlatch zugewiesen, der durch den Wert des Registers bitIndex angegeben wird. Zusätzlich wird das Register bitIndex um den Wert eins inkrementiert und die Zustandsmaschine springt in den nächsten Zustand send. In diesem Zustand wird solang verweilt, bis ein Zähler von dem Wert 0xd8 bzw. CNT_MAX auf den Wert null dekrementiert wurde. Ist der Wert des Registers bitIndex ungleich zehn, wird wieder in den Zustand load gesprungen, sodass das nächste Bit übertragen werden kann. Wurden alle zehn Bits übertragen, springt die Zustandsmaschine wieder in den Zustand ready und erwartet ein erneutes Startsignal durch das Signal send_strobe.

3.1.2 Bussystem

Das HASTI Bussystem trennt die Daten (D) und Instruktionen (I) und wird durch die Module raifes_hasti_bridge I/D bzw. raifes_sync_to_hasti_bridge I/D beschrieben. Dabei bestehen die ersten beiden Module aus rein kombinatorischen Signalzuweisungen, während letztere beiden Module unter anderem getaktete Speicher verwenden. Alle Ausgangssignale, bis auf core_mem_rdata und core_mem_wait, der ersten beiden Module stellen die Eingangssignale der letzten beiden Module dar. In Abbildung D.5 bis Abbildung D.7 wird eine Übersicht auf die Signale der vier Module gegeben.

Die Datenadresse wird über das Signal core_mem_addr transportiert und befindet sich im Datenlatch dmem_addr_r_reg der Pipeline. Die Adresse wird im getakteten Register core_haddr_r des HASTI D-Bus gespeichert und über das Ausgangssignal dev_haddr an die Peripherie weitergeleitet. Dabei wird bei einem Speicherbefehl die Adresse aus dem Latch dmem_addr_r_reg entnommen, andernfalls wird das Eingangssignal core_mem_addr weitergeleitet. Ein Speicherbefehl liegt dann vor, wenn die Signale core_mem_en und core_mem_wen den Wert eins haben. Die zu speichernden Daten werden über die Signale core_mem_wdata_delayed und dev_hwdata von der Pipeline an die Peripherie geleitet. Ob sich der Prozessor in der Ausführung eines Schreibbefehls befindet, wird über die Signale core_mem_wait und dev_hwrite signalisiert, wobei ersteres ein Steuerungssignal für den Prozessorkern ist und letzteres an die Peripherie geleitet wird. Über das Signal core_mem_size wird die Datenbreite für den Speicherzugriff bestimmt. Diese Information wird parallel zu der Adresse bei einem Schreibbefehl in das Register core_hsize_r geschrieben. Über das Signal dev_hsize wird die Information dann an die Peripherie weitergeleitet. Über die Signale dev_hrdata und core_mem_rdata wird das Datenwort aus dem Block-RAM an den Prozessorkern geleitet.

Instruktionen werden analog zu den Daten verarbeitet, da für beide Busse Instanzen der gleichen Verilogmodule verwendet werden. Allerdings ist für Instruktionen keine Schreibfunktion vorgesehen. Die Adresse der Instruktionen wird über den Programmzähler ermittelt und liegt als Signal core_mem_addr am Bus an. Diese wird synchron über das Signal dev_haddr an den Block-RAM geleitet. Die Instruktionen werden aus dem Block-RAM über das Signal dev_hrdata and den Prozessorkern weitergeleitet.

3.1.3 Block RAM und Adressraum

Der verwendete Dual-Port Speicher ist als Xilinx IP instantiiert und dient gleichzeitig als Daten- und Instruktionsspeicher, wobei Port A als D-Bus Schnittstelle und Port B als I-Bus Schnittstelle dient. Die Adressbreite und die Datenwortbreite betragen für beide Ports 32 bit. Der mögliche Adressraum bei einer 32 bit Architektur liegt zwischen 0x00000000 und 0xffffffff und ist in Abbildung 3.5 dargestellt.



Abbildung 3.5: Adressraum

Die Größe des instantiierten Block-RAMs beträgt 262 kB. Der heap (*dynamischer Speicher*) beginnt nach der .bss Sektion und hat daher keine feste Adresse. Die zwei höherwertigen Bits der Datenwörter für die Adressen addra und addrb des Dual-Ports werden auf den Wert null gesetzt. Der Grund dafür ist, dass bei der JTAG Kommunikation das Most Significant Bit (MSB) der Adresse als Steuerungsinformation genutzt wird. Dies wird durch die Konkatenation der Adresse am Block-RAM Eingangsport, bei der die zwei höherwertigsten Bits auf den Wert null gesetzt werden, rückgängig gemacht, da ansonsten eine falsche Adresse angegeben werden würde. Über das Eingangssignal des Dual-Ports wea wird angegeben, mit welcher Datenwortbreite ein Speicherzugriff erfolgt. Besitzt das Signal wea den Wert 0xf, wird auf 32 bit, bei einem Wert von 0x3 auf 16 bit und bei einem Wert von 0x1 auf 8 bit zugegriffen.

3.1.4 JTAG und Debug Schnittstelle

Wie bereits in Unterabschnitt 2.2.3 beschrieben, folgt die im DTM implementierte Debugschnittstelle der RISC-V Hardware dem IEEE Std 1149.1-2013 Standard. Darauf wird in Abschnitt 3.1.4 noch einmal eingegangen. Danach wird die Umsetzung der RISC-V spezifischen Debug-Module genauer beschrieben, da die Debug-Spezifikation gewisse Freiheiten bei der Implementierung zulässt.

Debug Transport Module

Das Debug-Transport-Modul raifes_dtm ist die Schnittstelle zu der externen Debugger Hardware und umfasst ein JTAG TAP, über welchen die Daten des DR DMI bidirektional mit dem Pozessorkern ausgetauscht werden. Das Modul besitzt sechs Eingänge und fünf Ausgänge, die in Abbildung D.8 gelistet sind. Die Signale tck, tdi, tms und tdo, welche zur Schnittstelle des JTAG Debugger gehören, sind mit den Pins des FPGAs verbunden.

Durch das Signal tms wird die JTAG Zustandsmaschine (siehe Abbildung 2.13) gesteuert, die entweder auf das IR IR oder auf das DR zugreift. Üblicherweise wird erst das IR mit der Adresse für das DR beschrieben. Danach werden die Daten in das vorher ausgewählte DR geschrieben. In nachfolgenden Tests bezüglich des vorliegenden Designs werden die Daten nur in das DMI Register geschrieben. Bei Erreichung des Zustands UPDATE_DR werden die Ausgangssignale des Moduls dmi_addr, dmi_wdata, dmi_wen und dmi_en den Datenworten DMI[40:34], DMI[33:2], DMI[1] und DMI[0] des DR zugewiesen und der Prozessor wird beschrieben. Für die Auslesung von Daten aus dem Prozessorkern wird der Zustand CAPTURE_DR eingestellt, wodurch unter anderem das Datenwort dmi_rdata in das DR an die Stelle DMI[33:2] geschrieben wird. Dabei wird auch das Signal dmi_error an die beiden niederwertigsten Bits des DRs geschrieben. Das Signal dmi_dm_busy ist momentan nicht implementiert.

Debug Modul Interface und Debug Modul

Das Debug Modul Interface und das Debug Modul sind im Modul raifes_debug_module, innerhalb des Prozessorkerns durch zwei parallele Zustandsmaschinen zusammengefasst. Folgend wird der Begriff DM für das gesamte Modul verwendet. Das DM wird über das DTM angesteuert und kann auf den Prozessorkern zugreifen. Das Modul verfügt über elf Eingänge und 14 Ausgänge, die in Abbildung D.9 gelistet sind. Die Zustandsmaschine, die das DMI implementiert und in Abbildung 3.6 dargestellt ist, umfasst vier Zustände: Idle, Read, Write und Waitend, die im Register dmi_state gespeichert werden.



Abbildung 3.6: Debug Modul Zustandsmaschine DMI

Die Steuersignale sind hierbei dmi_en und dmi_wen. Da über das DMI die Daten bidirektional zwischen DTM und dem Prozessorkern ausgetauscht werden, können Daten aus bestimmten Registern entweder gelesen oder geschrieben werden. Initial befindet sich die Zustandsmaschine im Zustand idle, in dem keine weitere Aktion bezüglich des DMIs ausgeführt wird. Liegt an dem Eingangssignal dmi_en der Wert eins an, so wird der Zustand Read angenommen. In diesem Zustand wird, abhängig von der angegebenen Adresse im Register dmi_addr, das Leseregister dmi_rdata durch einen Multiplexer beschrieben, welches initial den Wert 0xdeadead besitzt. Bei

einem gesetzten dmi_wen Eingangssignal wird der Zustand write angenommen. In diesem Zustand wird ebenfalls abhängig von der Adresse im Register dmi_addr diverse Register des DM mit dem Wert aus dem Register dmi_wdata beschrieben. Sollten beide Signale nicht gesetzt sein, wird im Zustand Idle verharrt.

```
1 assign dm_command = command[31:24];
2 assign dm_size = command[22:20];
3 assign dm_size_invalid = dm_size[2] | dm_size[0];
4 assign dm_postexec = command[18];
5 assign dm_transfer = command[17];
6 assign dm_write = command[16];
7 assign dm_regfile_access = command[12];
8 assign dm_csr_access = ~command[12];
9 assign dm_regno = command[15:0];
```

Auflistung 3.1: DM Steuerregister command (raifes_debug_module.v Z. 306)



Abbildung 3.7: Debug Modul Zustandsmaschine DM

Bei beiden Zuständen Read und Write wird im nächsten Takt der Zustand Waitend angenommen, in dem solange gewartet wird, bis das Eingangssignal dmi_en wieder den Wert null hat, woraufhin der Zustand idle erneut erreicht wird.

Die Zustände der Zustandsmaschine für die Beschreibung der Debugfunktion werden analog zu der DMI Zustandsmaschine im Register dm_state gespeichert. Es können zehn verschiedene Zustände angenommen werden, die durch die Header-Datei raifes_dmi_constants.vh definiert sind. Die DM Zustandsmaschine wird in Abbildung 3.7 beschrieben. Hierbei ist command das zentrale Steueregister, das vorher über eine JTAG Befehl geschrieben werden kann (siehe Auflistung 3.1). Initial oder nach einem Reset befindet sich die Zustandsmaschine im Zustand Idle. Dieser Zustand ändert sich in den Zustand Decode, wenn das Signal dm_command_received oder das Signal dm_autoexec den Wert eins haben. Dabei wird das Signal dm_command_received auf den Wert eins gesetzt, wenn das Register dmi_state den Wert 0x4 und das Register dmi_addr den Wert 0x17 hat. Dies ist der Fall, wenn das DM von dem DMI Daten bekommt, wobei das Register command mit dem Datenwort aus dem Register dmi_wdata beschrieben wird. Andererseits wird das Signal dm_autoexec durch eine zweistellige Und-Verknüpfung gesetzt (siehe Auflistung 3.2).

1	assign dm_autoexec = ((dmi_state == 'DMI_STATE_WRITE) (dmi_state ==
	'DMI_STATE_READ)) &&
2	$(((dmi_addr_r = 'DMI_ADDR_DATA0) \& (abstractauto[0] = 1'b1)) $
3	$((dmi_addr_r = 'DMI_ADDR_PROGBUF0) \& (abstractauto[16] = 1'b1)) $
4	$((dmi_addr_r = 'DMI_ADDR_PROGBUF1) \& (abstractauto[17] = 1'b1)));$

Auflistung 3.2: dm_autoexec Zuweisung (raifes_debug_module.v Z. 197)

Dabei ist die erste Aussage in eine Oder-Verknüpfung unterteilt, die auf den Wert eins gesetzt wird, wenn das Register dmi_state den Wert 0x2 für Read oder den Wert 0x4 für Write hat. Die zweite Aussage wird durch eine dreistellige Oder-Verknüpfung beschrieben, deren Aussagen wiederum durch jeweils zweistellige Und-Verknüpfungen beschrieben werden. Damit wird die zweite Aussage der übergeordneten Und-Verknüpfung wahr, wenn entweder das Register dmi_addr_r den Wert 0x4 und das niederwertigste Bit des Registers abstractauto den Wert eins hat oder wenn das Register dmi_addr_r den Wert 0x20 und Bit 16 des Registers abstractauto den Wert eins hat oder wenn das Register dmi_addr_r den Wert 0x21 und Bit 17 des Registers abstractauto den Wert eins hat.

Bezüglich der Zustandsmaschinen ist zusammenfassend festzuhalten, dass die Steuerung des DMIs über die Signale dmi_en und dmi_wen erfolgt. Soll vom DM ein Datenwort über das Register dmi_rdata gelesen werden, muss das Signal dmi_en auf den Wert eins gesetzt werden. Soll ein Datenwort über das Register dmi_wdata geschrieben werden, muss das Signal dmi_wen auf den Wert eins gesetzt sein. In beiden Fällen wird über das Adressregister dmi_addr entschieden, welche Daten entweder gelesen oder in welches Register die Daten geschrieben werden. Neben den Registern bezüglich der DMI Funktion gibt es weitere Register, die mit den Modulen für die Kontroll- und Statusregister, dem Debug-ROM und den Allzweckregistern Daten austauschen.

3.1.5 Prozessorkern und Pipeline

Der Prozessor weist eine 3-stufige Pipelinearchitektur auf, welche im Modul raifes_pipeline implementiert wird. Dabei gibt es drei Stufen: das Laden des nächsten Befehls-Code (Instruction Fetch (IF)), die Dekodierung und Ausführung des Befehls (Decode and Execution (DX)) und das Zurückschreiben in die Register bzw. Speicher (Write Back (WB)). Die Ein- und Ausgangssignale sind in Abbildung D.10 gelistet. In der Pipeline werden hauptsächlich mehrere getaktete Speicher genutzt, um die verschiedenen Pipeline Stufen parallel abarbeiten zu können (siehe Auflistung 3.3).

```
always @(posedge clk) begin
      if (reset) begin
          PC WB \leq 0;
          store_data_WB <= 0;
          alu out WB \leq 0;
          csr_rdata_WB \ll 0;
          dmem type WB \leq 0;
          pcpi_rd_WB \ll 0;
     end else if (~stall WB) begin
9
          PC_WB \le PC_DX;
          store_data_WB <= rs2_data_bypassed;
11
          alu out WB \leq alu out;
          csr_rdata_WB <= csr_rdata;
          dmem type WB \leq dmem type;
14
          pcpi_rd_WB <= pcpi_rd;</pre>
     end
16
17 end
```

Auflistung 3.3: Register für WB Stufe (raifes_pipeline.v Z. 406)

Die Daten des D-Busses werden über das Signal dmem_rdata der Pipeline zugeführt und die Adresse der Daten wird im Datenlatch dmem_addr_r gespeichert. Über die Funktion load_data wird je nach Ladebefehl das Datenwort bearbeitet und um bestimmte Bits verschoben. Hat das Register wb_src_sel_WB den Wert eins, so wird das geladene Datenwort in das Register wb_data_WB und damit in eines der Allzweckregister geschrieben (siehe Auflistung 3.15). Die Instruktionsdaten imem_rdata werden synchron in das Register inst_DX geschrieben, vorausgesetzt, dass keine Art von Störung vorliegt und die Signale stall_DX und kill_IF den Wert null besitzen. Zeitgleich wird das Register PC_DX mit dem Wert aus dem Register PC_IF beschrieben, wobei PC_IF dem Programmzähler entspricht, der auf die nächste Instruktion zeigt. Beim Zurücksetzen oder

einem Störfall wird die Startadresse 0x8000000 in das Register PC_DX und der Wert für eine Nulloperation in das Register inst_DX geschrieben (dargestellt in Auflistung 3.4).

```
1 always @(posedge clk) begin

2 if (reset) begin

3 PC_DX <= 'START_ADDRESS;

4 inst_DX <= 'RV_NOP;

5 end else if (~stall_DX) begin

6 if (kill_IF) begin

7 inst_DX <= 'RV_NOP;

8 end else begin

9 PC_DX <= PC_IF;

10 inst_DX <= imem_rdata;

11 end

12 end

13 end
```

Auflistung 3.4: DX PC und Instruktion (raifes_pipeline.v Z. 305)

Die Daten aus dem Coprozessor pcpi_rd werden im Register pcpi_rd_WB gespeichert und bei einem Registerwert von drei des Registers wb_src_sel_WB an die Allzweckregister übergeben. Die zu schreibenden Daten sind im Register dmem_wdata_delayed gespeichert. Durch die Funktion store_data wird ermittelt, welcher Schreibbefehl ausgeführt werden soll. Abhängig von der aktuellen Instruktion und das angegebene Zieldatenwort wird entweder das Datenwort aus einem angegebenen Allzweckregister, aus den CSRs oder aus dem Coprozessor geladen (aufgezeigt in Auflistung 3.5).

```
<sup>1</sup>function ['XPR LEN-1:0] store data;
      input ['XPR_LEN-1:0]
                                          addr;
      input ['XPR_LEN-1:0]
                                          data;
3
      input ['MEM_TYPE_WIDTH-1:0]
                                          mem_type;
4
      begin
          case (mem_type)
              MEM_TYPE_SB : store_data = \{4\{data[7:0]\}\};
              MEM_TYPE_SH : store_data = \{2\{data[15:0]\}\};
               default : store_data = data;
0
          endcase
      end
12 endfunction
_{13} assign dmem_wdata_delayed =
     store_data(alu_out_WB, store_data_WB, dmem_type_WB);
```

Auflistung 3.5: Speicherfunktion (raifes_pipeline.v Z. 65)

3.1.6 Konstanten Generation

Das Modul raifes_imm_gen generiert die in RISC-V vorgesehenen Konstanten, den sogenannten Immidiates. Es ist ein Untermodul der Pipeline auf der untersten Hierarchieebene E-5, welches innerhalb eines Prozesses rein kombinatorische Signalzuweisungen implementiert, die durch eine Case-Anweisung gesteuert werden (dargestellt in Auflistung 3.6). Die Ein- und Ausgangssignale des Moduls sind in Tabelle 3.1 gelistet.

Signalname	I/O	Bits	Beschreibung	Verbindung
inst	Ι	32	Aktueller Instruktions-Code	debug_rom, bram
imm_type	Ι	2	Aktuelles Befehlsformat	raifes_ctrl
imm	Ο	32	generierte Konstante	$raifes_src_b_mux$

Tabelle 3.1: Konstanten Generation Signalübersicht

Basierend auf dem Befehlsformat imm_type des aktuellen Instruktions-Codes inst generiert das Modul durch Konkatenation einen Wert für das Register imm, welches dem Wert der Konstanten entspricht. Das Signal imm_type ist die Bedingung für die Case-Anweisung, wobei der Wert des Signals initial bei null liegt, welcher dem I-Befehlsformat entspricht. Dabei entsprechen die höherwertigen 21 Bits des Registers imm dem Wert des MSB des Signals inst. Die restlichen Bits des Signals inst werden den Bits 30 bis 20 des Registers imm zugewiesen. Bei einem Wert inst_type von eins, welcher dem S-Befehlsformat entspricht, werden die höherwertigen 21 Bits des Registers imm ebenfalls dem MSB des Signals inst zugewiesen. Die folgenden sechs Bits des Registers imm stimmen mit den Bits 30 bis 25 des Signals inst überein. Die darauf folgenden fünf Bits des Registers imm werden den Bits elf bis sieben zugewiesen.

Auflistung 3.6: Immidiates Konkatenation

Bei einem Wert von zwei des Registers imm_type, liegt das U-Befehlsformat vor. In diesem Fall entsprechen die höherwertigen 20 Bits des Registers imm den höherwertigen 20 Bits des Signals

inst. Die restlichen Bits de Registers imm werden auf null gesetzt. Das J-Befehlsformat liegt vor, wenn der Wert von imm_type drei ist. In diesem Fall werden die höherwertigen zwölf Bits des Registers imm auf den Wert des MSB des Signals inst gesetzt. Die folgenden acht Bits des Registers imm entsprechen den Bits 19 bis 12 des Signals inst. Bit zwölf entspricht Bit 20, Bit elf bis zwei entsprechen Bit 30 bis 21 des Signals inst. Das niederwertigste Bit wird auf null gesetzt.

3.1.7 Allzweckregister

Der Allzweckregistersatz wird durch das Modul raifes_regfile implementiert. Das Modul verfügt über neun Ein- und drei Ausgänge. Eine Modulübersicht ist in Abbildung D.11 gegeben. Die Anzahl der Register wird durch die Befehlssatzarchitektur bestimmt. Bei einer Basisbefehlssatzarchitektur ohne Erweiterung liegt die Anzahl bei 32. Liegt die Befehlssatzerweiterung E vor, so beläuft sich die Anzahl der Register auf 16. Die Registerinhalte werden im Normalbetrieb über die Pipeline bestimmt, können aber auch über den Debug-Zugriff gelesen und beschrieben werden. Bei einem Lesezugriff im Normalbetrieb geben die Signale ra1 und ra2 die Adresse der Register an, aus denen die Datenwörter in die Ausgangssignale rd1 und rd2 geschrieben werden.

```
1 assign rd1 = |ra1 ? data[ra1] : 0;
2 assign rd2 = |ra2 ? data[ra2] : 0;
3 assign dm_rd = |dm_wara ? data[dm_wara] : 0;
4
5 always @(posedge clk) begin
6 if (dm_wen) begin
7 data[dm_wara] <= dm_wd;
8 end else if (wen) begin
9 data[wa] <= wd;
10 end
11 end
```

Auflistung 3.7: Registerzugriff (raifes_regfile.v Z. 29)

Dabei entsprechen ra1 und ra2 den Bits 19 bis 15 bzw. 24 bis 20 des aktuellen Instruktions-Codes. Für einen Schreibzugriff im Normalbetrieb wird das Signal wen auf den Wert eins gesetzt, wobei das Signal wa die Adresse des Zielregisters und wd das zuschreibende Datenwort angibt. Bei einem Debug-Lesezugriff wird über das Signal dm_wara die Registeradresse angegeben, und das Datenwort aus dem angegebenen Register wird in das Ausgangssignal dm_rd geschrieben. Bei einem Schreibzugriff wird ebenfalls über das Signal dm_wara die Registeradresse angegeben. Dabei muss das Signal dm_wen auf eins gesetzt sein, damit das Datenwort aus dm_wd in das Zielregister geschrieben wird.

3.1.8 Rechenwerk

Das Rechenwerk setzt sich aus den Modulen raifes_src_a_mux, raifes_src_b_mux und raifes_alu zusammen. Der erste Operand des Rechenwerks wird durch den vorgeschalteten Multiplexer raifes_src_a_mux bestimmt. Dieses Modul besitzt drei Eingänge und einen Ausgang, welche in Tabelle 3.2 beschrieben werden. Durch eine Case-Anweisung wird entsprechend des Wertes in Signal src_a_sel, entweder das Datenwort aus PC_DX oder rs1_data in das Register alu_src_a geschrieben. Initial liegt der Wert des Registers alu_src_a bei null.

				<u> </u>
Signalname	I/O	Bits	Beschreibung	Verbindung
PC_DX	Ι	32	Aktueller Programmzähler	raifes_PC_mux
$rs1_data$	Ι	32	Datenwort aus Pipeline	raifes_regfile, raifes_alu, rai- fes_mul_div, raifes_csr_file
src_a_sel	Ι	2	Adressregister	raifes_ctrl
alu_src_a	Ο	32	ALU Eingang 1	raifes_alu

Tabelle 3.2: Rechenwerk Eingang A Signalübersicht

Hat das Signal src_a_sel den Wert null, wird das Datenwort aus Signal rs1_data in das Register alu_src_a geschrieben. Bei einem Wert von eins im Register src_a_sel wird das Datenwort aus PC_DX und bei einem Wert von null das Datenwort aus rs1_data in das Zielregister geschrieben. Der zweite Operand des Rechenwerks wird durch den anderen vorgeschalteten Multiplexer raifes_src_b_mux bestimmt. Dieses Modul besitzt ebenfalls drei Eingänge und einen Ausgang, welche in Tabelle 3.3 beschrieben werden. Analog zum Modul raifes_src_a_mux ist die Zuweisung des Wertes für Register alu_src_b vom Wert in src_b_sel abhängig. Initial liegt der Wert des Registers alu_src_b bei null.

Signalname	I/O	Bits	Beschreibung	Verbindung			
imm	Ι	32	Konstante	raifes_imm_gen			
rs2_data	Ι	32	Datenwort aus Pipeline	raifes_regfile, raifes_alu, rai- fes_mul_div, raifes_csr_file			
$\rm src_b_sel$	Ι	2	Adressregister	raifes_ctrl			
alu_src_b	Ο	32	ALU Eingang 1	raifes_alu			

Tabelle 3.3: Rechenwerk Eingang B Signalübersicht

Hat das src_b_sel den Wert null, wird das Datenwort aus rs2_data in das Register alu_src_b geschrieben. Bei einem Wert von eins im src_b_sel wird das Datenwort aus Register imm in das Zielregister geschrieben. Liegt ein Wert von zwei vor, so wird ein Wert von 0x4 in das Zielregister geschrieben.

ALU

Das Rechenwerk raifes_alu ist zu den folgenden 14 verschiedenen arithmetisch-logischen Operationen fähig: Addition mit Vorzeichen, Bitweise Verschiebung links und rechts, Bitweise exklusiv Oder, Bitweise Oder, Bitweise Und, Vergleich gleich und ungleich, Subtraktion, vorzeichenbehaftete rechte Schiebeoperation, Vergleich größer gleich vorzeichenbehaftet und nicht vorzeichenbehaftet und Vergleich kleiner gleich vorzeichenbehaftet und nicht vorzeichenbehaftet. Das Modul besitzt drei Eingänge und einen Ausgang, welche in Tabelle 3.4 gelistet sind.

			Tabelle 5.4. Reclie	liweik
Signalname	I/O	Bits	Beschreibung	Verbindung
ор	Ι	4	Operations-Code	raifes_ctrl
in1	Ι	32	Datenwort 1	raifes_src_a_mux
in2	Ι	32	Datenwort 2	raifes_src_b_mux
out	Ο	32	Rechenergebnis	Multiplexer Pipeline

Tabelle 3.4: Rechenwerk

Die Operation wird durch eine Case-Anweisung mit dem Wert aus dem Signal op bestimmt. Ziel einer jeden Operation ist die Zuweisung des Registers out. Für eine Schiebeopration wird aus den niederwertigen fünf Bits aus in2 der Wert für die Verschiebung gebildet. Wird eine Vergleichsoperation ausgeführt, wird das Least Significant Bit (LSB) des Registers out bei einem wahren Ergebnis auf den Wert eins und bei einem unwahren Ergebnis auf den Wert null gesetzt, wobei in beiden Fällen die restlichen 31 Bits auf den Wert null gesetzt werden.

3.1.9 Steuerwerk

Das Steuerwerk raifes_ctrl stellt eine der komplexesten Strukturen des gesamten Prozessors dar und verfügt über zahlreiche Ein- und Ausgangssignale, die in Abbildung D.12 dargestellt sind. Die Kernaufgaben liegen in der Dekodierung des aktuellen Instruktions-Codes und in der Verarbeitung von Exceptions (*Störungen*) und Interrupts (*Unterbrechung*), wobei die Ereignisse aus allen drei Pipeline Stufen parallel gehandhabt werden.

IF Stufe

Bezüglich der IF Stufe werden im Steuerwerk nur Störungsfälle und Sprungbefehle behandelt, wobei die zwei Ausgangssignale stall_IF und kill_IF auf den Wert eins gesetzt werden, falls die aktuelle Instruktion der IF Stufe gehalten oder zurückgesetzt werden soll. Für den Fall, dass stall_IF den Wert eins hat, wird kill_IF ebenfalls auf den Wert eins gesetzt (siehe Auflistung 3.8). Ein zentrales Steuersignal hierbei ist interrupt_taken, das in Unterabschnitt 3.1.10 beschrieben werden.

```
1 assign kill_IF = stall_IF || ex_IF || ex_DX || ex_WB || redirect ||
replay_IF || interrupt_taken;
2 assign stall_IF = stall_DX || ((imem_wait && !redirect) && !(ex_WB ||
interrupt_taken));
```

Auflistung 3.8: Handling der IF Stufe (raifes_ctrl.v Z. 143)

Liegt ein Interrupt vor, so ist dieses Signal gesetzt und die IF Stufe wird unterbrochen, damit der Trap-Handler als nächstes geladen werden kann. Tritt eine Exception in einer der drei Stufen auf, wird kill_IF ebenfalls gesetzt.

DX Stufe

Der Großteil der Schaltungslogik im Steuerwerk wird für die Instruktiondecodierung in der DX Stufe und die Behandlung zugehöriger Störfälle verwendet. Die Register PC_src_sel, imm_type, src_a_sel, src_b_sel, alu_op und csr_imm_sel und die Signale dmem_size, dmem_type werden direkt aus bestimmten Bitfeldern der aktuellen Instruktion inst_DX zugewiesen (siehe raifes_ctrl.v Z. 216 - 382). Besondere Instruktionen sind Lade- und Speicherbefehle. Wird ein Speicherbefehl ausgeführt, wird das Signal dmem_en auf den Wert eins gesetzt. Bei einem Ladebefehl wird zusätzlich das Signal dmem_wen auf eins gesetzt. Die Signale imem_wait und dmem_wait geben beide an, ob aktuell ein Speicherzugriff ausgeführt wird. Dabei ist das Signal imem_wait hart auf den Wert null verdrahtet, da es nicht vorgesehen ist, dass Instruktionen in den Speicher geschrieben werden. Das Signal dmem_wait nimmt immer dann den Wert null an, wenn das MSB der Daten-Adresse den Wert null besitzt. Andernfalls entspricht der Wert von dmem_wait dem Wert von core_mem_wait (siehe Unterabschnitt 3.1.2). Durch das Signal csr_cmd wird angegeben, ob ein Lese- oder Schreibzugriff auf die Status- und Kontrollregister stattfindet. Das Signal cmp_true entspricht dem Ergebnis einer Sprungbefehlbedingung. Hat das Signal den Wert eins, ist die Sprungbedingung erfüllt und das Register PC_src_sel wird auf den Wert eins gesetzt (siehe Auflistung 3.9).

```
always @(*) begin
if (exception || interrupt_taken) begin
PC_src_sel = 'PC_HANDLER;
end else if (replay_IF || (stall_IF && !imem_wait)) begin
PC_src_sel = 'PC_REPLAY;
end else if (eret) begin
PC_src_sel = 'PC_EPC;
end else if (dret) begin
PC_src_sel = 'PC_DPC;
end else if (branch_taken) begin
```

```
PC\_src\_sel = PC\_BRANCH\_TARGET;
```

12	end else if (jal) begin
13	$PC_src_sel = 'PC_JAL_TARGET;$
14	end else if (jalr) begin
15	$PC_src_sel = 'PC_JALR_TARGET;$
16	end else begin
17	$PC_src_sel = 'PC_PLUS_FOUR;$
18	end
19 end	

Auflistung 3.9: Handling des Programmzähler (raifes_ctrl.v Z. 398)

Andernfalls wird das Register auf den Wert vier gesetzt, wodurch der aktuelle Programmzähler gehalten wird. Bei einem unbedingten Sprungbefehl wird das Signal redirect ebenfalls auf den Wert eins gesetzt. Das Signal wr_reg_WB wird auf den Wert eins gesetzt, wenn ein ecall oder ebreak Befehl vorliegt. Das Signal eret wird auf den Wert eins gesetzt, wenn die Instruktion mret vorliegt, aber das Previlegienlevel nicht der Maschinenebene entspricht. Analog dazu wird das Signal dret auf den Wert eins gesetzt, wenn eine dret Instruktion vorliegt. Beide Instruktion entsprechen der Behandlung von Traps. Liegt eine Trap vor, so wird die DX Stufe ebenfalls unterbrochen und das Signal kill_DX gesetzt (siehe Auflistung 3.10).

assign 4	$kill_DX =$	stall_DX	ex_DX	ex_WB	interrupt_taken;
----------	-------------	----------	-------	-------	------------------

Auflistung	3.10:	Handling	der	DX	Stufe	(raifes_	_ctrl.v Z	L. 178)
------------	-------	----------	----------------------	----	-------	----------	-----------	---------

Das Signal illegal_csr_access gibt an, ob ein ungültiger Zugriff auf die Status- und Kontrollregister vorliegt. Bei einem Wert von eins liegt ein ungültiger Zugriff vor und das Ausgangssignal kill_DX wird ebenfalls auf den Wert eins gesetzt. Über das Signal interrupt_pending wird angegeben, ob im nächsten Takt ein Interrupt erfolgt oder nicht. Das Signal interrupt_taken setzt einerseits ebenfalls die Signale kill_IF und kill_DX. Andererseits wird gleichzeitig das Register PC_src_sel auf den Wert fünf gesetzt. Dies hat zu Folge, dass der Programmzähler auf die von den Statusund Kontrollregistern vorgegebene Adresse zeigt.

Bei einer Single-Step Debug-Anfrage hat das Signal stepmode einen Wert von eins (dargestellt in Auflistung 3.11). Ist dies der Fall, so hat das Signal exception_code_WB den Wert drei, wodurch ein Breakpoint signalisiert wird und der Programmzähler an die Debugadresse null springt.

```
always @(*) begin
ex_code_WB = prev_ex_code_WB;
if (!had_ex_WB) begin
if (dmem_access_exception) begin
ex_code_WB = wr_reg_unkilled_WB ? 'MCAUSE_LOAD_ADDR_MISALIGNED :
'MCAUSE_STORE_AMO_ADDR_MISALIGNED;
```

```
6 end else
7 if (stepmode) begin
8 ex_code_WB = MCAUSE_BREAKPOINT;
9 end
10 end
11 end
```

Auflistung 3.11: Handling der DX Stufe Stepmode (raifes_ctrl.v Z. 458)

Das Signal dmode_WB gibt an, ob sich der Prozessor im Debug-Modus befindet. Weitere Steuersignale sind die Signale bypass_rs1 bzw bypass_rs2. Bei einem Wert von eins wird direkt auf das Datenwort des angegebenen Allzweckregister zugegriffen und der Programmzähler gesetzt.

WB Stufe

Die Steuerung der letzten Pipeline Stufe umfasst die Signale bzw. Register stall_WB, kill_WB, reg_to_wr_WB, wb_src_sel_WB und exception_WB. Die ersten beiden Signale bewirken analog zu den Signalen für die anderen beiden Pipeline Stufen den Stillstand und die Beendung der Stufe WB. Das Register reg_to_wr_WB gibt die Allzweckregisteradresse an. Diese wird direkt aus der aktuellen Instruktion entnommen. Die Adresse ist zulässig, wenn in der DX Stufe keine Unterbrechung oder Ausnahme auftreten. Bei Störungen, welche die WB Stufe betreffen, wird das Signal exception_WB auf den Wert eins gesetzt.

3.1.10 Status- und Kontrollregister

Die CSR (*Status- und Kontrollregister*) verarbeiten die Systembefehle und werden durch das Modul raifes_csr_file implementiert. Eine Signal- und Registerübersicht für dieses Modul ist in Abbildung D.13 gegeben. Der potentielle Adressraum liegt bei 0x000 bis 0xFFF und bietet somit Raum für 4096 Register. Dabei ist ein Register entweder nur lesbar oder auch schreibbar. Ein Zugriffsversuch auf nicht definierte oder nicht freigegebene Register oder ein Schreibversuch auf ein Leseregister erzeugt eine Unterbrechung, die an den Trap-Handler übergeben wird.

Debugmodus und Traps

Wie bereits erläutert, wird über das MSB des 32-Bit Datenworts des Debuggers signalisiert, ob das Signal debug_haltreq auf den Wert eins gesetzt und der Prozessorkern in den Debugmodus übergehen soll. Wenn sich der Prozessor nicht bereits im Debug-Modus befindet, wird das Signal dinterrupt, welches ein zentrales Steuersignal ist, auf den Wert eins gesetzt (dargestellt in Auflistung 3.12).

```
1assign masked_interrupt = ext_interrupts & {20{mip[11]}};
2assign minterrupt = interrupt_pending && ie;
3assign dinterrupt = (debug_haltreq && !dmode) || (stepmode && stepdone_r);
4assign interrupt_pending = |mip || dinterrupt;
```

Auflistung 3.12: Setzen der Debug- und Interruptsignale (raifes_csr.v Z. 207)

So wird zum einen das Ausgangssignal interrupt_pending auf den Wert eins gesetzt, wenn ein Bit aus dem Register mip ([10], Abs. 3.1.9) oder dinterrupt den Wert eins besitzt. Der Debug-Interrupt wird auch für beide implementierten Betriebsmodi akzeptiert, sodass das Register interrupt_taken auf den Wert eins gesetzt wird. Desweiteren wird das Register handler_PC auf null gesetzt, wodurch auf die Debug Startadresse 0x0 des Debug-ROMs gezeigt wird. Weiterhin werden die niederwertigsten zwei Bits und die Bits sechs bis acht des Debug-Mode Registers dcsr auf den Wert des aktuellen Betriebsmodus bzw. auf den Wert drei gesetzt, wodurch angegeben wird, dass der Prozessorkern gestoppt werden soll. Das Register dmode gibt an, ob sich der Prozessorkern im Debug Modus befindet. Dieses Register wird ebenfalls auf den Wert eins gesetzt, wobei das Ausgangssignal dmode_WB dem Wert des Registers dmode entspricht.

In gleicher Weise wird eine Ausnahme behandelt, die durch das Signal exception repräsentiert wird und ebenfalls ein zentrales Steuersignal darstellt. Dabei werden die Bits sechs bis acht des Registers dcsr auf den Wert zwei gesetzt. Dies entspricht einem Breakpoint beim Debuggen. Desweiteren wird das Datenwort aus dem Register exception_PC in das Register mepc geschrieben ([10], Abs. 3.1.15), wobei die zwei niederwertigsten Bits auf den Wert null gesetzt werden. Auf diese Weise wird die Adresse der Instruktion, welche die Ausnahme ausgelöst hat, zwischen gespeichert. Der Wert des Registers epc entspricht aktuell noch dem Wert des Registers mepc. Über das Register exception_code wird angegeben, um welche Unterbrechung es sich handelt. Aktuell sind allerdings nur die Ursachen für einen licht korrekt ausgerichtete Instruktionsspeicherung (Instruction address misaligned) oder für einen Breakpoint implementiert. Die Interrupt-Handhabung wird in Unterabschnitt 3.2.5 näher analysiert.

Zugriff auf CSRs

Das Signal addr stellt die Adresse des Zielregisters dar und entspricht den Bits 31 bis 20 der aktuellen Instruktion. Dabei geben die beiden höherwertigen Bits mit einem Wert von 0x3 an, ob das Zielregister ein Nur-Leseregister ist. Das Signal cmd entspricht dem Zugriffsbefehl auf die Status- und Kontrollregister. Ist das MSB auf den Wert eins gesetzt, liegt ein Lesezugriff vor (siehe Auflistung 3.13). Ist einer der beiden niederwertigen Bits auf den Wert eins gesetzt, so liegt ein Schreibzugriff vor. Das Hauptdatenwort wdata entspricht den Daten, die in das durch das Signal addr adressierte Register geschrieben werden sollen. Wdata wird entweder direkt aus der aktuellen Instruktion entnommen oder entspricht dem Datenwort aus aus einem Allzweckregister. assign system_en = cmd[2]; assign system_wen = cmd[1] || cmd[0];

Auflistung 3.13: CSR Zugriff (raifes_csr.v Z. 160)

Analog dazu wird das Datenwort aus dem Zielregister in das Register rdata geschrieben. Liegt eine Ausnahme im Schritt-für-Schritt Debug Modus vor, so wird das Datenwort aus dem Register exception_load_addr in das register rdata geschrieben. Liegt ein Zugriff auf ein undefiniertes Register oder ein Schreibzugriff auf ein Leseregister vor, so wird das Signal illegal_access auf den Wert eins gesetzt. Liegt ein fehlerhafter Schreibzugriff über den Debug Modus vor, wird das Signal illegal_access_debug auf den Wert eins gesetzt. Durch das Signal stepmode wird angegeben, ob sich der Prozessorkern im Schritt-für-Schritt Debug Modus befindet. Stepmode wird gesetzt, wenn Bit zwei aus dcsr gesetzt ist und dmode den Wert null hat.

Der aktuelle Betriebsmodus des Prozessors entspricht dem Wert des Signals prv. Initial startet der Prozessorkern im Betriebsmodus M und wird nur geändert, wenn das Signal dret den Wert eins hat. Die Interaktion mit dem Debugger wird mit Hilfe der Signale dm_csr_addr, dm_csr_cmd, dm_csr_wdata und dm_csr_rdata durchgeführt. Die Schaltlogik dieser Signale entspricht der Schaltlogik der Signale addr, cmd, wdata und rdata. Der Programmzähler für den Debug Modus wird durch den Wert in Register dpc angegeben.

3.2 Integration des ML IP-Kerns Caeco

Der Caeco ist ein ML IP-Kern, welcher einen EKG Datensatz eines Patienten entgegen nimmt und auswertet. Das Klassifikationsergebnis, welches durch das Ergebnisregister ausgegeben wird, soll darüber Auskunft geben, ob der EKG Datensatz Vorhofflimmern Symptome aufweist und damit ein Indiz für eine Herzerkrankung des Patienten darstellt. Die Beschreibung des RTL Entwurfs des Caecos ist dabei kein Bestandteil dieser Arbeit, sondern allein die Integration des Beschleunigers in den RISC-V Kern. Das Schreiben und Lesen der Daten kann entweder über dezidierte Schreibbefehle oder über einen direkten JTAG Zugriff stattfinden. Für die Einbindung des Caecos in das schon bestehende RISC-V Design wird in dieser Arbeit eine Schnittstelle das Caecointerface (siehe Unterabschnitt 3.2.1) entwickelt, welche die Ansteuerung des Caecos übernimmt. Dazu sind Erweiterungen im Prozessorkern notwendig, auf die in 3.2.2 eingegangen wird. Gesondert wird in 3.2.2 die DM Erweiterung für den direkten Transport von Daten über die JTAG Schnittstelle zum Caeco beschrieben. Der Caeco verfügt über sieben Eingangs- und drei Ausgangssignale. Die Ansteuerung der Eingangssignale für das Schreiben von Daten in den Caeco ist in Abbildung 3.8 dargestellt. Das Ziel ist es, die EKG Daten über das Signal DIN seriell in 16 Bit breiten Teilpacketen in die Kanäle null und eins des Caecos zu schreiben. Dabei haben die EKG Datensätze immer dieselbe Größe von 246 428 Byte Vor einer neuen Datenübertragung wird das Signal CMD für einen Takt auf den Wert eins gesetzt.



Abbildung 3.8: Caeco Schnittstelle Eingang

Danach können die Daten geschrieben werden (siehe Unterabschnitt 3.2.3 und Unterabschnitt 3.2.4). Pro Takt wird ein Datenwort gelesen. Dazu muss bei einem gültigen Datenwort das Signal DIN_VALID auf den Wert eins gesetzt werden. Während der gesamten Übertragung sind die Signale EN und DIN_LAST nicht gesetzt. Sollte ein weiterer Datensatz übertragen werden, muss zuerst das Signal CMD erneut für einen Takt auf den Wert eins gesetzt werden.

3.2.1 Caecointerface: Bus- und JTAG-Anbindung des Caecos

Das Modul caecointerface verfügt über neun Eingangs- und drei Ausgangssignale und ist in Abbildung 3.9 abgebildet. Der gesamte Verilog-Code des Moduls ist in Anhang B.1.1 und ein Blockschaltbild zur Ansteuerung und Signalübersicht in Abbildung D.14 einsehbar. Das Ausgangssignal rdata mit einer Breite von 32 Bit ist das Ergebnissregister des Caeco, das durch einen dezidierten Schreibbefehl von der Adresse 0xc00000c0 oder über einen JTAG Befehl ausgelesen werden kann. Das Ausgangssignal res_inter wird bei einem gültigen Ergebnis für einen Takt gesetzt, wodurch ein Interrupt ausgelöst wird. Über das Signal led wird signalisiert, ob sich der Caeco in einer Berechnung befindet. Aktuell wird es über das Modul fpga_wrapper als GPIO eingebunden. Bei den Eingangssignalen wird neben dem Systemtakt clk und dem Resetsignal rst zwischen Signalen vom DM Modul und Signalen vom Prozessorkern unterschieden. Bezüglich der Eingangssignalen des Caecointerfaces ist einerseits zwischen den Prozessorsteuersignalen en, wen, wdata und addr

und den DM-Steuersignalen dm_wdata, dm_wen und dm_cmd zu unterscheiden. Die Steuerung bzw. das Schreiben der Daten in den Caeco können entweder über die ersten vier Signale oder über letztere drei Signale erfolgen, allerdings nie gleichzeitig. Die Steuerungslogik ist durch die Moore Zustandsmaschine in Abbildung 3.10 dargestellt [11]. Die Zustandsmaschine startet im Zustand Idle, in welchen alle Steuersignale auf den Wert null gesetzt werden. Außerdem wird das Eingangssignal wdata in das Register data_r geschrieben. Ausgehend von dem Idle Zustand können drei verschiedenen Folgezustände angesteuert werden.



Abbildung 3.9: Caecointerface und Caeco Modulübersicht

Wird das Signal dm_cmd auf den Wert eins gesetzt, folgt der Zustand CTRL_DM. Dieser Zustand entspricht dem Setzen des Caeco Signals CMD über die JTAG Schnittstelle. Im Folgetakt wird der Zustand WAIT_DM angenommen. Dieser Zustand wird beibehalten, solange entweder das Signal dm_cmd oder dm_wen den Wert eins hat. Der Übergang vom Zustand CTRL_DM zum Zustand WAIT_DM nach einem Takt dient dazu, die Eingangssignale des Caecos CMD und IN_VALID nur für jeweils einen Takt lang zu aktivieren auch wenn die anliegen Steuersignale eine längere Signaldauer besitzen. Im Zustand WAIT_DM werden dementsprechend die Steuersignale des Caecos wieder auf den Wert null gesetzt. Außerdem wird das Datenregister data_r aktualisiert. Der Grund hierfür ist, dass in diesem Zustand ein dezidierter Schreibbefehl erfolgen kann, sodass in den Zustand WDA0 gesprungen wird, um das Datenwort zu verarbeiten. Dies ist der Fall, wenn die Signale en und wen den Wert eins haben und die Adresse dem Wert 0xc0000010 entspricht. Allerdings ist dieser Fall für den eigentlichen Betrieb nicht vorgesehen.

Im Normalfall wird zurück in den Idle Zustand gesprungen. Wie zuvor beschrieben, haben bei einem dezidierten Schreibbefehl die Signale en und wen den Wert eins und die Adresse den Wert 0xc0000010. In diesem Fall, oder wenn das Signal dm_wen den Wert eins hat, wird der Idle Zustand verlassen und der WDA0 Zustand wird für einen Takt angenommen.

In diesem Zustand findet die Datenverarbeitung statt. So wird zum einen das Signal invalid_r auf den Wert eins gesetzt und das Register datahalf_r mit den 16 Bit des Messwertes von Kanal null aus dem Datenregister data_r beschrieben. Mit dem nächsten Takt wird in den Zustand WDA1 gesprungen, in dem die anderen 16 Bit des Kanals eins in den Caeco geschrieben werden. Das letzte 32 Bit Datenwort ist nach 61 509 Zyklen geschrieben. Danach wird wieder in den Zustand WAIT_DM gesprungen.



Abbildung 3.10: Caecointerface Zustandsmaschine

Wird das CMD Signal des Caecos ebenfalls durch einen dezidierten Schreibbefehl gesetzt, haben die Signale en und wen den Wert eins und die Adresse beträgt in diesem Fall 0xc0000011, sodass in den Zustand CTRL gesprungen wird. In diesem Zustand wird das Register ctrl_r auf den Wert des LSB des Datenwortes gesetzt. Danach wird wieder der Ausgangszustand Idle angenommen. Im folgenden Abschnitt sind die notwendigen Anpassungen innerhalb des Prozessors beschrieben, um den Caeco in das bestehende Design zu integrieren.

3.2.2 Adressmultiplexer

Zusätzlich zu dem Caecointerface sind Erweiterungen des Prozessorkern notwendig, um die Integration zu vervollständigen. So wird zum einen der Multiplexer, der die zu lesenden Peripheriedaten anhand der aktuellen Adresse auswählt, ergänzt. Dies ist in 3.14 dargestellt und entspricht einem Code-Ausschnitt aus dem Modul raifes_top.v. Anhand der aktuellen Adresse wird entweder das Datenwort aus dem Register per_hrdata, caeco_hrdata oder blockram_hrdata in das Signal

1 ass	sign	hrdata_	_muxed	= (dmen	n_hadd	r_r == '	GPIO_BA	SE	_ADDR) ?	per_hrdata	ı :
	(dm	em_had	dr_r ==	'CAECO_	_reg) '	? caeco	_hrdata	:	$blockram_{-}$	_hrdata;	

Auflistung 3.14: Multiplexer für Lesen der Daten über Datenbus (raifes_top.v Z. 154)

hrdata_muxed geschrieben und bei einem Lesebefehl in ein angegebenes Allzweckregister des Prozessors geschrieben. Ein solcher Multiplexer existiert nur für den Datenbus, da die Instruktionen statisch aus dem RAM ausgelesen werden.

3.2.3 Lese- und Schreibzugriff über den Prozessor

Der Caeco kann durch dezidierte Schreib- und Ladebefehle des Prozessors entweder beschrieben oder ausgelesen werden. Hierfür sind drei Adressen reserviert, über die entweder das Signal CMD des Caecos gesetzt werden kann, die EKG Daten geschrieben werden können oder das Ergebnissregister des Caecos gelesen werden kann. Eine Übersicht ist in Tabelle 3.5 gegeben.

Tabelle 3.5: Adressraum des Caecos für dezidierte Schreib- und Lesebefehle

Adresse	Funktion
0xc0000010	EKG Daten schreiben
0xc0000011	CMD Schreiben; 0x1
0xc00000c0	Ergebnis Lesen

Für das Schreiben der EKG Daten kann der Caeco mit der Adresse 0xc000010 beschrieben werden. Die Daten werden unverändert als 32 Bit Datenworte geschrieben. Die korrekte Ausführung des Schreibvorgangs, also die Aufteilung der Kanäle und das Byte-Shifting, wird durch das Caecointerface durchgeführt. Auch das Signal CMD kann über einen Schreibbefehl gesetzt werden. Dazu dient die Adresse 0xc000011, wobei hier das zuschreibende 32 Bit Datenwort den Wert eins haben muss. Die Auslesung des Caecos ist über die Adresse 0xc0000c0 möglich. Diese Adresse bedarf einem besonderen Format, bei dem die beiden LSB nicht gesetzt sind. Grund dafür ist die in 3.15 dargestellte Ladefunktion load_data im Modul raifes_pipeline.v. Durch diese Funktion wird anhand des aktuellen Ladebefehls das Datenwort data, welches dem Wert des Registers hrdata_muxed aus 3.14 entspricht, bearbeitet und zurückgegeben.

function	['XPR_LEN-1:0] load_data;	
2 input [S	XPR_LEN-1:0]	addr;
3 input [2	XPR_LEN-1:0]	data;
4 input [1	MEM_TYPE_WIDTH-1:0]	mem_type;
5 reg ['XP	$R_LEN-1:0]$	shifted_data;
6 reg ['XP	$R_LEN-1:0]$	b_extend;
7 reg ['XP	$R_LEN-1:0]$	h_extend;

8	begin
9	$shifted_data = data >> {addr[1:0], 3'b0};$
10	$b_{extend} = \{ \{ 24 \{ shifted_{data}[7] \} \}, 8' b0 \};$
11	$h_{extend} = \{\{16\{shifted_{data}[15]\}\}, 16'b0\};$
12	case (mem_type)
13	//gekuerzt
14	<pre>default : load_data = shifted_data;</pre>
15	endcase
16	end
17	endfunction

Auflistung 3.15: Ladefunktion (raifes_pipeline.v Z. 81)

Wie in Zeile neun zu sehen ist, wird bei dem Standardladebefehl LW das Datenwort data anhand der zwei niederwärtigsten Bits verschoben. Dies würde bei einer Leseadresse des Caecos, die die zwei LSBs gesetzt hat, zu einem falschen Ladevorgang des Datenwortes führen.

Da das Schreiben der Daten über den Prozessor zeitaufwändig, energieintensiv und nicht kompatibel mit einem parallelen Betrieb ist, wird ein direkter Zugriff des Caecos durch das DM umgesetzt, welcher im folgenden Abschnitt beschrieben wird.

3.2.4 Direkter Lese- und Schreibzugriff über JTAG und das DM

Wie bereits in Abschnitt 3.1.4 beschrieben, ist für die Ausführung der JTAG Befehle das DM zuständig, in dem sowohl die RISC-V DMI- als auch die DM Funktionalität abgedeckt ist. Der direkte Zugriff auf den Caeco über das DM erfolgt über spezielle JTAG Befehle, die allerdings nur in die DMI Logik eingreifen, da für den Caeco keine Debug-Funktion vorgesehen ist. Dazu werden die DMI Zustandsmaschinen mit caeco-spezifischen Zuständen erweitert, dargestellt in Tabelle 3.6.

Adresse	Funktion
0x22	EKG Daten schreiben
0x23	CMD Schreiben
0x24	Ergebnis Lesen

Tabelle 3.6: DMI Adressen des Caecos für direkten Schreib- und Lesezugriff

Mit der DMI Adresse 0x22 wird das 32 Bit Datenwort des DTM DMI Registers über das Caecointerface in den Caeco geschrieben. Über die Adresse 0x23 kann das CMD Signal des Caecos gesetzt werden, wobei das eigentliche Datenwort einen beliebigen Wert haben kann. Zusätzlich kann das Ergebnissregister über die Adresse 0x24 ausgelesen werden. Die Implementierung des Schreib- und Lesezugriffs im Verilog-Code ist in Auflistung 3.16 bzw. in Auflistung 3.17 komprimiert dargestellt. Bei einem Schreibbefehl über die JTAG Schnittstelle mit der DMI Adresse 0x22 wird die Zustandsmaschine in den Zustand 'DMI_ADDR_CAECOWDATA gesetzt. Dabei wird das zu übertragende Datenwort aus dem Register wdata_r dem Signal caeco_wdata_r bzw. dm_wdata zugewiesen.

```
always @(posedge clk)
<sub>2</sub> begin
3 if (reset) begin
     // gekuerzt
   if (dmi state == 'DMI STATE WRITE) begin
    case (dmi_addr_r)
6
                  // gekuerzt
     DMI_ADDR_CAECOWDATA : begin caeco_wdata_r <= wdata_r; caeco_wen_r <=
    1'b1; end
     DMI_ADDR_CAECOCMD : begin caeco_wdata_r <= wdata_r; caeco_cmd_r <=
9
    1'b1; end
    endcase
   end
11
     // gekuerzt
12
13 end
```

Auflistung 3.16: DMI Multiplexererweiterung für Schreiben des Caecos (raifes_debug_module.v Z. 413)

Außerdem wird das Signal caeco_cmd auf den Wert eins gesetzt, welches dem Signal dm_wen entspricht. Wird über das DTM die Adresse 0x23, welche 'DMI_ADDR_CAECO-CMD entspricht, angesprochen, wird wieder das Zieldatenwort über caeco_wdata übertragen, welches bei diesem Befehl immer den Wert eins hat. Zeitgleich wird das Signal Signal caeco_cmd, welches dem Signal dm_cmd entspricht, auf den Wert eins gesetzt.

Für die Ausführbarkeit eines direkten Lesebefehls über die JTAG Schnittstelle wird die Multiplexerschaltung in Auflistung 3.17 ebenso mit den caeco-spezifischen Adressen erweitert. So wird bei einer Adressierung mit der DMI-Adresse vom Wert 0x24, welche 'DMI_ADDR_CAECORDATA entspricht, das Ergebnisseregister des Caecointerface Moduls direkt ausgelesen.

```
1 always @*
2 begin
3 rdata_r = 32'hdeaddead;
4 case(dmi_addr_r)
5 ...
6 'DMI_ADDR_CAECOWDATA : begin rdata_r = 'XPR_LEN'hdeadbeef; end
7 'DMI_ADDR_CAECOCMD : begin rdata_r = 'XPR_LEN'hdeadbeef; end
```

```
8 DMI_ADDR_CAECORDATA : begin rdata_r = caeco_rdata; end
9 endcase
10 end
```

Auflistung 3.17: DMI Multiplexererweiterung für Lesen des Caecos (raifes_debug_module.v Z. 257)

Die in diesem Abschnitt beschriebenen Anpassungen des bestehenden Designs entsprechen nicht mehr den RISC-V Spezifikationen. Für die Analyse und die Verifizierung des Prozessors ist daher in Bezug auf die Implementation des Caecos keine Verifizierung durch eine Referenzmodell möglich, sondern kann nur anhand von einer Simulation geprüft werden.

3.2.5 Trap-Auslösung durch Caeco

Unter RISC-V werden Interrupts und Exceptions (*Ausnahmen*) gemeinsam als Traps (*Fallen*) behandelt und sind daher auch bei der Implementierung eng verknüpft. Folgend wird allerdings nur die Implementierung bzgl. der Interrupts beschrieben, da bei einem gültigen Ergebnis des Caecos ein Hardware-Interrupt ausgelöst wird.

Für externe bzw. zusätzliche Interrupt-Quellen liegt der 24 bit breiter Eingangsport ext_interrupts am Modul raifes_crs_file.v vor. Dieser Port war vor der Caeco Implementierung hart auf null verdrahtet, wurde im Modul raifes_top.v allerdings so angepasst, dass das Signal caeco_interrupt dem LSB des Signals ext_interrupts entspricht (dargestellt in Auflistung 3.18).

```
raifes_core raifes(
    .reset(reset),
    .clk(clk),
    .ext_interrupts({23'h0,caeco_interrupt}),
```

Auflistung 3.18: Caeco Interrupt Signal (raifes_top.v Z. 190)

Innerhalb des Moduls raifes_csr_file.v hat das Setzen des LSB des Signals ext_interrupts unterschiedliche Konsequenzen. Zum einen wird das Register mip, welches Informationen zu ausstehenden Interrupts enthält, geschrieben (siehe Auflistung 3.19).

 $assign mip = \{ | ext_interrupts, 3'b0, mtip, 3'b0, msip, 3'b0 \};$

Auflistung 3.19: Caeco Interrupt schreibt mip (raifes_csr_file.v Z. 319)

Desweiteren wird das Signal masked_interrupt gesetzt, dargestellt in Auflistung 3.12. Dieses Signal gibt an, ob es sich um einen Interrupt handelt, der bearbeitet werden kann. Ist das Signal gesetzt, so kann der vorliegende Interrupt behandelt werden. Dadurch dass eines der Bits im Register mip

gesetzt ist, wird ebenfalls das Signal interrupt_pending gesetzt. Im Falle, dass das Signal ie für das freischalten der Interrupts gesetzt ist, wird abschließend auch das Signal minterrupt gesetzt. All diese Signale werden für die folgende Fallunterscheidung der Sprungadresse bei einem Interrupt verwendet.

Ermittlung der Sprungadresse bei einer Trap

Das Register mtvec ist ein Lese- und Schreibregister, in das die Sprungadresse zum Trap-Handler geschrieben wird. Der Trap-Handler ist ein Software-Bestandteil und enthält ebenfalls Sprungbefehle, die ausgehend von der Adresse im Register mtvec die entsprechenden Routinen aufrufen. Die Implementierung dieser Fallunterscheidung ist in im Modul raifes_crs_file.v beschrieben (siehe Auflistung 3.20).

```
always @*
  begin
2
      if (dinterrupt || (exception code == MCAUSE BREAKPOINT) handler PC <=
3
    'DEBUG ADDRESS;
     else if (minterrupt) begin
4
          case(masked_interrupt)
              24'h1: handler_PC <= { mtvec [31:2], 2'b00 \} + 4;
               default: handler_PC <= { mtvec [31:2], 2'b00 \} + 8;
          endcase
     end
9
     else handler_PC <= { mtvec [31:2], 2 'b00 };
11 end
```

Auflistung 3.20: Sprungadresse zum Trap-Handler (raifes_csr_file.v Z. 138)

Der Multiplexer unterscheidet aktuell vier Fälle einer auftretenden Trap. Bei jedem der Fälle wird die Sprungadresse für die nächste Instruktion in das Register handler_PC geschrieben. Zeile drei und vier beschreiben einen Debug-Zugriff. Dabei wird die Adresse 0x0 in das Register handler_PC geschrieben. Die Zuweisung bei einem Interrupt wird in den Zeilen vier bis neun beschrieben, wobei Interrupts des Caecos in Zeile sechs verarbeitet werden. Bei einem durch den Caeco ausgelösten Maschinen-Interrupt ist das Signal minterrupt gesetzt und das Register masked_interrupt wird ausgewertet. Dieses Register enthält die Informationen über den Ursprung des Interrupts. Dadurch, dass das LSB dieses Register bei einem Caeco-Interrupt gesetzt wird, erhält das Register handler_PC die um den Wert vier inkrementierte Adresse aus dem Register mtvec. In allen anderen Fällen wird die Adresse im Register mtvec um den Wert acht inkrementiert und in das Register handler_PC geschrieben. Bei einer Exception entspricht die Sprungadresse genau der Adresse aus dem Register mtvec, welche bei der Software-Initialisierung geschrieben werden kann

Ermittlung der Rücksprungadresse bei einer Trap

Bei Auftreten einer Trap muss nicht nur die Sprungadresse, sondern auch die Rücksprungadresse ermittelt und gespeichert werden. Die Rücksprungadresse hängt vom aktuellen Befehl und der Pipeline-Stufe zusammen. Sprungbefehle stellen hier eine Besonderheit dar, da sie zwei Takte zur Bearbeitung benötigen. Fällt ein Interrupt genau zwischen die zwei Takte, kommt es darauf an, in welcher Pipeline-Stufe sich der Sprungbefehl befindet und ob der Sprung genommen werden soll. Die Ermittlung der Rücksprungadresse ist in Auflistung 3.21 dargestellt.

```
always @(posedge clk) begin
      if (reset) begin
           mepc \leq 'XPR_LEN' h0;
3
      end
4
      else begin
5
           if (interrupt taken & ~dinterrupt) begin
6
            if (redirect_WB) mepc <= PC_IF;</pre>
         else mepc <= (\text{exception}_{PC \& \{\{30\{1'b1\}\}, 2'b0\}}) + 'XPR_{LEN'h4};
       end
9
10 end
11 end
```

Auflistung 3.21: Rücksprungadresse zum Trap-Handler (raifes_csr_file.v Z. 331)

Bei einem Interrupt gibt es zwei Fallunterscheidungen, um die Rücksprungadresse zu speichern. Ein Interrupt liegt vor, wenn das Signal interrupt_taken und das Signal dinterrupt nicht gesetzt ist. Hierbei wird das Signal interrupt_taken gesetzt, wenn das Signal minterrupt gesetzt ist. Im Normalfall wird dann die Adresse aus dem Register exception_PC, welche die Adresse der Instruktion der WB Stufe ist, um den Wert vier inkrementiert und gespeichert, sodass die Rücksprung auf die Instruktion der IF Stufe zeigt. Liegt ein auszuführender Sprungbefehl in der WB Stufe vor, entspricht die zu speichernde Adresse dem Wert in Register PC_IF, welches die berechnete Adresse für die Instruktion der IF Stufe angibt. Hierbei wird das Signal redirect_WB immer dann gesetzt, wenn ein gültiger Sprungbefehl vorliegt.

3.2.6 Manueller Interrupt zur Verifizierung auf dem FPGA

Für die Verifizierung des Design auf dem FPGA kann der Interrupt nicht durch den Caeco ausgelöst werden, da die Datenschnittstelle aktuell nicht vorliegt. Somit wird der Interrupt des Caecos über einen Schalter auf der Entwicklungsplatine ausgelöst, bei dem das Ergibnisregister des Caecos ausgelesen wird. Hierzu sind weitere Implementierung des Design innerhalb des Moduls raifes_fpga_wrapper.v notwendig (dargestellt in Auflistung 3.22).

```
1'define
                   INT_IDLE
                                 4'h0
2'define
                   INT ON
                                 4'h1
3'define
                   INT_OFF
                                 4'h2
4'define
                   INT WAIT
                                 4'h3
5 wire
                    interrupt;
           [3:0]
                    state , next_state;
6 reg
                   interrupt_r;
7 \mathrm{reg}
salways @(posedge CLKout or posedge RESET)
9 begin
      if (RESET) begin
          state<='INT_IDLE; end</pre>
11
      else begin
12
          state <= next_state; end</pre>
14 end
_{15} always@(*)
16 begin
      case(state)
17
          'INT_IDLE: begin
18
               if (ext_inter) begin
19
                    next_state = 'INT_ON; end
20
               else begin
21
                    next_state = 'INT_IDLE; end
          end
          'INT_ON: begin next_state = 'INT_WAIT; end
2.4
          'INT_WAIT: begin if (!ext_inter) begin next_state = 'INT_IDLE; end
               else begin next_state = 'INT_WAIT; end
26
          end
27
          default: next_state ='INT_IDLE;
28
      endcase
29
30 end
31 always@(state)
32 begin
      interrupt_r = 1'b0;
33
      case(state)
34
          'INT_IDLE: interrupt_r = 1'b0;
35
          INT_ON: interrupt_r = 1'b1;
36
          'INT_WAIT: interrupt_r = 1'b0;
37
      endcase
38
39 end
40 assign interrupt = interrupt_r;
```



Die dargestellte Zustandsmaschine reagiert auf das Signal ext_inter, welches dem Schalter des FPGAs entspricht. Wird der Schalter betätigt, hat dieser den Wert eins, wodurch die Zustandsmaschine aus dem Anfangszustand INT_IDLE in den Zustand INT_ON springt und das Signal interrupt wird für einen Takt lang gesetzt. Dies entspricht dem Verhalten des Caecos bei einem gültigen Ergebnis. Mit dem nächsten Takt springt die Zustandsmaschine dann in den Zustand INT_WAIT. Wird der Schalter auf den Ausgangswert gesetzt, so springt die Zustandsmaschine in den Anfangszustand INT_IDLE und durch das erneute Betätigen des Schalters kann ein weiterer Interrupt ausgelöst werden. Für die Verifizierung auf dem FPGA wird das Signal interrupt an das Modul raifes_top.v weitergeleitet und ersetzt das Signal caeco_interrupt bei den externen Interrupts (dargestellt in Auflistung 3.23).

```
raifes_core raifes(
    .reset(reset),
    .clk(clk),
    //.ext_interrupts({23'h0,caeco_interrupt}),
    .ext_interrupts({23'h0,ext_inter}),
```

Auflistung 3.23: Manuelles Interrupt Signal (raifes_top.v Z. 190)

Abschließend ist festzuhalten, dass die Implementierung des Caecos an zahlreichen Stellen Anpassungen erfordert. Die Integration in das Gesamt-Design impliziert einen Datenaustausch des Caecos mit dem Prozessor und der JTAG Schnittstelle. Um Energie und Zeit zu sparen, wurde ein direkter Zugriff auf den Caeco über die JTAG Schnittstelle implementiert. So können die EKG Daten direkt in den Caeco geschrieben werden. Weiterhin kann der Caeco aber auch über den Prozessor durch dezidierte Lese- und Schreibbefehle erreicht werden. Dies ist für die Auswertung eines Ergebnisses im realen Betrieb notwendig. Bezüglich der Verifizierung sind zwei separate Tests notwendig, da das Beschreiben des Caecos mit Daten über JTAG Schnittstelle aktuell nicht auf dem FPGA getestet werden kann. Daher wird einerseits das Verhalten des Caecos auf RTL Ebene simuliert und verifiziert, anderseits wird das Interrupt-Verhalten des Prozessors durch einen Schalter ausgelösten Interrupt getestet. Beide Tests haben allerdings ein und denselben Programm-Code gemeinsam. Die Software-Entwicklung bzgl. des Programms ist in den folgenden Abschnitten erläutert.

4 Hard- und Software-Entwicklungsfluss

In diesem Abschnitt wird der Entwicklungsfluss der Zielhard- und Software mit den eingangs erwähnten Werkzeugen beschrieben. Der Ablauf für die beiden Entwicklungszweige ist in Abbildung 4.1 dargestellt. Das Ziel auf Seite der Software-Entwicklung ist die Erstellung eines C-Programms (Quell-Code), welches Grundfunktionen des RISC-V Prozessors und des ML-IP-Kerns prüft. Dieses Programm wird für die Simulation in riscvOVPsim, für die RTL Simulation und im Anschluss auf der eigentlichen Ziel-Hardware genutzt, sodass die Simulationsergibnisse vergleichbar sind und Verifikationsrückschlüsse bzgl. des Hardware-Designs getroffen werden können.



Abbildung 4.1: Zielhard- und Software-Entwicklungsablauf

Der CPU Software-Entwicklungsfluss wird eingesetzt, um die C Quell-Code-Dateien zu kompilieren und für die Simulation bzw. Debugging vorzubereiten. Für die Erstellung von den ELF Dateien werden zwei Toolchains genutzt, einmal die SiFive riscv64-unknown-elf-gcc 8.3.0-2019.08.0 Toolchain und der xPack riscv-none-embed-gcc v8.3.0 Toolchain. Letztere wird innerhalb der Entwicklungsumgebung Eclipse IDE verwendet. Die kompilierte ELF Datei der SiFive Toolchain wird für die Simulation mit dem Instruktionssimulator riscvOVPsim herangezogen. Zwar kann auch die ELF Datei der xPack Toolchain simuliert werden, allerdings werden dabei die eigens definierten system calls (*Systemaufrufe*) genutzt, die nicht das Betriebssystem, sondern die Ziel-Hardware adressieren. Dadurch werden die Ausgaben des zum Debugging genutzten *printf()* Befehls nicht ausgegeben, wodurch eine erste Verifizierung durch den Simulator erschwert wird.

Die ELF Datei wird für das Debugging des implementierten FPGAs und der RTL Simulation verwendet. Für die Umwandlung in das richtige Format, das für die RTL Simulation benötigt wird, werden die drei Programme data2mem (Xilinx), new-mem (Rust) und new-coe (Rust) genutzt. Dabei wird die ELF Datei durch data2mem im ersten Schritt in eine Memory (MEM) Datei umgewandelt. Diese Datei entspricht allerdings nicht dem von Xilinx geforderten MEM Format, sodass im nächsten Schritt durch das selbst geschriebene Programm new-mem das Format überarbeitet wird. Zusätzlich kann diese Datei durch new-coe in eine COE Datei umgewandelt werden, mit der die Speicherbausteine unter Vivado initialisiert werden können.

Bei der Hardware-Entwicklung werden die HDL Dateien in einer RTL Simulation geprüft, um anschließend synthetisiert und für die Nexys4 DDR Entwicklungsplatine implementiert zu werden. Hierfür wird das Programm Vivado 2020.1 von Xilinx genutzt. Zusätzlich ist die gesamte Entwicklung durch Gitlab DevOps automatisiert. Dabei wird jeder in Abbildung 4.1 Schritt des Hardware-Entwicklungsflusses ausgeführt und bereits ausgewertet, wodurch eine frühzeitige Fehlererkennung möglich ist.

4.1 Ziel-Hardware

In diesem Abschnitt wird das Nexys 4 DDR Board als Ziel-Hardware für den Test des entwickelten Designs und der JTAG Adapter Olimex ARM-USB Tiny-H als Programmier- und Debugschnittstelle beschrieben. Im Unterabschnitt 4.1.1 wird dabei genauer auf die Schnittstellen und die Komponenten der Entwicklungsplatine eingegangen. Im Unterabschnitt 4.1.2 wird der JTAG Adapter und die Verbindung zum DDR4 Board erläutert. Für die Programmierung des FPGAs wird die IDE Vivado 2020.1 Entwicklungsumgebung verwendet, welche zu der Xilinx Unified Software Platform 2020.1 gehört (siehe Unterabschnitt 4.4.2). Um das implementierte Design zu Debuggen bzw. den Prozessor zu programmieren, wird die Entwicklungsumgebung Eclipse IDE genutzt (siehe Abschnitt 4.4.1).

4.1.1 Digilent Nexys 4 DDR Entwicklungsplatine

Die Entwicklungsplatine verfügt über eine Vielzahl von ansteuerbaren Schnittstellen und ist in Abbildung 4.2 dargestellt. Das zentrale Bauteil ist der Artix XC7A100T-CSG324 FPGA von Xilinx. Der generierte Takt für die Platine liegt bei 100 MHz. Für die Implementierung unter Vivado wird die spezifische XDC Datei des Boards benötigt, die über das Digilent Github Repository heruntergeladen und dem lokalen Installationsordner hinzugefügt werden kann [12].

Die Stromversorgung, die Programmierung des implementierten Designs über die Vivado Entwicklungsumgebung und die Abfrage des Host-PCs über die UART Schnittstelle ist über den Micro-USB Port J6 realisiert.



Abbildung 4.2: Digilent Nexys 4 DDR Entwicklungsplatine [13]

Der JTAG Olimex ARM-USB-Tiny-H Adapter wird über den Pmod Port JA mit dem FPGA verbunden. Ein Zurücksetzen des Prozessors kann über den CPU Reset-Knopf erfolgen. Für die Auslösung eines Interrupts wird bei der Hardware-Verifizierung der Schiebeschalter Nummer 16 genutzt. Im folgenden Abschnitt wird näher auf den JTAG Adapter und die Verbindung über die Pmod JA Schnittstelle eingegangen.

4.1.2 Olimex ARM-USB Tiny-H JTAG Adapter

Der Olimex ARM-USB Tiny-H JTAG Adapter wird in Kombination mit der OpenOCD Software für das Debugging des RISC-V Prozessors verwendet. Die Taktgeschwindigkeit für die Übertragung der Daten des Adapters kann bis zu 30 MHz betragen und wird in der späteren RTL Simulation mit 20 MHz bei einem Systemtakt von 25 MHz getestet. Damit der Adapter unter der lokalen Entwicklungsmaschine verwendet werden kann, müssen die entsprechenden Windows Treiber WinUSB(libUSB) über die Hilfs-Software Zadig installiert werden [14]. Die Verbindung zum Nexys4 DDR Board wird über die Pmod Schnittstelle JA aufgebaut. Die Pinbelegung ist in Abbildung 4.3 beschrieben. Bei der Steckerbeschaltung wird einer der beiden VCC Pins des Nexys4 mit dem Pin Vref des Olimex Adapters verbunden. Die Referenzspannung liegt hierbei bei 3,3 V. Ebenfalls wird einer der beiden GND Pins mit einem der GND des Adapters verbunden.



Abbildung 4.3: Hardware-Verbindung von Olimex Adapter und Nexys4 DDR

Die Signalleitung TDI wird mit dem Pin C17, TMS mit E18, TCK mit G17 und TDO mit D18 verbunden. Über USB wird der Adapter mit dem lokalen Entwicklungs-PC verbunden.

4.2 Automatisierungswerkzeuge

In diesem Abschnitt wird eine Einführung und Beschreibung der Entwicklungswerkzeuge für eine effiziente und nachhaltige Automatisierung bzgl. der Hardware-Entwicklung in der Vivado 2020.1 Integrated Development Environment (IDE) gegeben. Im Unterabschnitt 4.2.1 wird der Begriff DevOps erläutert. Dabei wird ebenfalls auf Die Begriffe Continuous Integration (CI) und Continuous Delivery (CD) eingegangen, die einen hohen Stellenwert in den DevOps besitzen. Im Abschnitt 4.2.2 wird speziell auf die DevOps Entwicklung in Gitlab eingegangen. Abschließend wird in Abschnitt 4.3 genau beschrieben, wie die DevOps für diese Arbeit aufgebaut wurde. Dabei wird auch konkret auf die Auslegung der .gitlab-ci.yml Datei eingegangen (siehe Unterabschnitt 4.3.2).

4.2.1 DevOps

Der Begriff DevOps entstammt der Software-Entwicklung und ist aus den Begriffen Development und IT Operations zusammengesetzt. Beim DevOps Ansatz geht es darum, eine Projektentwicklung, welche von mehreren Parteien durchgeführt wird, weitestgehend automatisiert, standardisiert und transparent durchzuführen und damit die Effizienz des Entwicklungsprozesses zu steigern und eine nachhaltige Qualitätssicherung zu erzielen. Es gibt zahlreiche Werkzeuge, welche in unterschiedlichen Bereichen im Zusammenhang mit DevOps verwendet werden. Darunter fallen z.B. Versionsverwaltungswerkzeuge wie Git, Testwerkzeuge wie JUnit oder auch Kontainer wie Docker. Die zentralen Elemente von DevOps sind CI und CD. Dabei umfasst das Schlagwort CI die Verwaltung des vollständigen Programm-Codes in einem Versionierungssystem. Außerdem findet bei einer Code-Aktualisierung eine automatische Integration und Verifikation statt, wobei der gesamte Prozess für jeden Anwender transparent ist. Der CD Begriff wird anschließende die automatisierte Veröffentlichung und Bereitstellung der aktuellsten und getesteten Version [15, 16].

4.2.2 Projektmanagement mit Gitlab

Für die Versionskontrolle des Quell-Codes und die Automatisierung der Verifikation der Entwürfe wird in dieser Arbeit die Plattform Gitlab genutzt. Gitlab basiert auf dem Versionsverwaltungssystem Git, bietet aber zusätzliche DevOps Funktionen, durch die die Nutzung zusätzlicher Plattformen nicht notwendig ist. Mit Hilfe der integrierten CI/CD Funktionen werden in Gitlab sogenannte Pipelines verwaltet, anhand derer die Automatisierung durchgeführt wird. Die Ausführung einer Pipeline wird durch eine .gitlab-ci.yml Datei definiert, zusammen mit dem Quell-Code im gleichen Verzeichnis abgelegt wird [17]. Der Aufbau der in dieser Arbeit verwendeten Datei wird in Unterabschnitt 4.3.2 detailliert beschrieben. Desweiteren wird die Ziel-Hardware, auf der die Pipeline ausgeführt werden soll, durch die Angabe des zu verwendeten Runners bestimmt. Ein Runner ist eine notwendige Instanz, welche auf der Ziel-Hardware installiert sein muss, um die Pipeline ausführen zu können. Es ist allerdings auch durchaus möglich, verschiedene Unterprozesse der Pipeline auf verschiedene Zielgeräte zu verteilen. Im Zuge dieser Arbeit wird eine Automatisierung auf einer lokalen Entwicklungsmaschine beschrieben. verwendet wird dabei eine 64-Bit Windows 10 Pro Maschine in der Version 1909, welche über einen Runner verfügt, der durch die Tags "local" und "windows" aktiviert wird.

4.3 Hardware-Entwicklung mit DevOps

Im Rahmen dieser Arbeit zielt die Hardware-Entwicklung auf die Implementierung des Design auf einem FPGA ab. Dafür werden alle HDL Quelldateien in einem Vivado 2020.1 Projekt synthetisiert, implementiert und der FPGA konfiguriert. Zusätzlich wird eine RTL Simulation durchgeführt. Um die Arbeit mit den RTL Dateien und den Entwicklungsfluss unter Vivado 2020.1 zu optimieren, wird die Hardware-Entwicklung durch die Nutzung einer Gitlabpipeline automatisiert, wobei im Vivado Project Batch Flow Modus (*Projekt-Stapel Modus*) gearbeitet wird.

Grundlage für die Durchführung einer Automatisierung in Gitlab ist ein aktives Nutzerkonto, ein Projekt, das die in Abbildung 4.4 dargestellte Projektstruktur aufweist und ein installierter bzw. zugänglicher Gitlab-Runner (siehe Abschnitt 4.3.1).



Abbildung 4.4: Gitlab Projektstruktur

Die Programmierung der Automatisierung findet sich in der .gitlab-ci.yml Datei wieder und ist in Abschnitt 4.3.2 beschrieben. Im Ordner batch sind Batchskripte enthalten, die punktuell eingesetzt werden, um den Pipelinerverlauf zu verifizieren. Der Ordner src hat vier Unterordner auf die sich alle notwendigen HDL Dateien verteilen. Im Ordner ext befinden sich die EKG Daten, sowie der Programm-Code als MEM und COE Datei. Die Vivado Batchskripte liegen im Ordner wvtcl. Jede Aktualisierung der Quelldateien im Gitlabverzeichnis startet die Pipeline. Eine visuelle Übersicht über die Pipeline ist in Abbildung 4.5 gegeben. Es werden fünf aufeinander aufbauende Stages (*Stufen*) durchlaufen. Stages werden seriell abgearbeitet und können mehrere parallele Jobs

(*Arbeitspakete*) enthalten. Ist eine Stage fehlerhaft und wird dadurch nicht erfolgreich beendet, kann an dieser Stelle die Pipeline bereits gestoppt und die Fehlersuche gestartet werden. In dieser Arbeit werden die Stages Prepare, Build, Synthesis, Implement und Simulate durchgeführt. Hierbei ist die Stage Build abhängig von der Stage Prepare, die Stages Synthesis und Simulate abhängig von der Stage Build und die Stage Implement abhängig von Synthesis.



Abbildung 4.5: Gitlab Pipeline

In der Stage Prepare wird der Job prepare aufgerufen. Dieser dient der Vorbereitung des Speicherordners build für das zu erstellende Vivado Projekt und der Initialisierung der Log-Dateien. Ist dieser Schritt erfolgreich, wird in der nächsten Stage Build durch den Job build ein neues Vivado 2020.1 Projekt masterthesis erstellt. Alle neu erstellten Dateien werden als Artefakte behandelt, die für eine bestimmte Dauer auf der ausführenden Maschine unter dem Installationsverzeichnes des Gitlab-Runners und auf dem Gitlab Server gespeichert werden. Somit ändert sich lokal die Projektstruktur und wird mit den neu erstellen Dateien ergänzt, wie in Abbildung 4.6 zu sehen ist.



Abbildung 4.6: Gitlab Projektstruktur nach erfolgreicher Pipeline-Ausführung

Hierbei befinden sich die gespeicherten oder exportierten Log-Dateien im Ordner logs und das neu erstellte Vivadoprojekt im Ordner masterthesis. Durch die Nutzung von DevOps wird somit zum einen eine Zeitersparnis erzielt, da die Pipeline automatisiert und die aufwendigen Schritte der Projektverwaltung in Vivado automatisch abgearbeitet werden und bietet zum anderen die Möglichkeit auf Änderungen zu reagieren und Fehlerquellen frühzeitig zu erkennen. Im folgenden Abschnitt ist der Gitlab-Runner genauer beschrieben.

4.3.1 Gitlab-Runner

Der Gitlab-Runner ist ein Prozess, der den Programm-Code aus der .gitlab-ci.yml Datei auf einer Zielmaschine ausführt. Für diese Arbeit ist auf der lokalen Entwicklungsmaschine unter Windows 10 ein projektspezifischer shell Gitlab-Runner installiert [18]. Ob der installiert Runner aktiv ist und mit welchen tags (*Stichworte*) dieser genutzt werden kann, ist unter den Gitlab Projekteinstellungen unter CI/CD einsehbar (siehe Anhang C.1.5, Abbildung C.5). Der installierte Runner wird durch die tags "local" und "windows" angesprochen. Der Grund hierfür ist, dass die Entwicklungsplatine mit der lokalen Entwicklungsmaschine verbunden ist und so die nach der Implementierung erstellte Binärdatei zur Programmierung auch lokal zugänglich sein muss. Für Prozesse, welche die Rechenleistung einer privaten Maschine übersteigen würden, bietet Gitlab die Nutzung von shared Runners an, die teilweise auf potenteren Maschinen laufen. Allerdings muss darauf geachtet werden, dass die genutzten Programme auf der Maschine des angesprochenen Runners verfügbar sind, da ansonsten die Pipeline scheitert. Im nächsten Abschnitt wird die Programmierung eines Runners durch die .gitlab-ci.yml Datei beschrieben.

4.3.2 .gitlab-ci.yml Datei

Die .gitlab-ci.yml YAML Datei definiert die Pipelinestruktur und enthält den Programm-Code, der von einem oder mehreren Gitlab-Runner ausgeführt wird. Hauptsächlich werden bestimmte Stages und Jobs definiert, die Programm-Code ausführen und je nach Ergebnis zu einem Erfolg oder Misserfolg der Pipeline führen [19]. In Auflistung 4.1 ist die genutzte .gitlab-ci.yml Datei dargestellt. Wie bereits erwähnt, werden die fünf Stages bzw. Jobs definiert und miteinander verknüpft. Dazu werden zuerst Job-Vorlagen programmiert und diese im Anschluss abgerufen. So bleibt der Aufruf der verschiedenen Jobs übersichtlich und kann je nach Bedarfsfall angepasst werden.

```
1 \operatorname{stages}:
```

- 3 build
- 4 synthesis
- 5 implement
- 6 simulate

^{2 –} prepare

```
8.job_template: &template_base
   tags:
9
     - local, windows
10
   before_script:
     - dir
     - P:\Xilinx\Vivado\2020.1\.settings64-Vivado.bat
13
14
15.job_template: &template_prepare
   <<: *template_base
16
   stage: prepare
17
   script:
18
     – dir
19
     - mkdir build \logs
20
     - New-Item -Path "build\logs\" -Name "project.log" -ItemType "file"
21
    -Value ""
     - dir
22
   artifacts:
23
     when: on_success
24
     name: "%CI_JOB_NAME%-%CI_JOB_STAGE%-%CI_COMMIT_REF_NAME%"
25
      paths:
26
        - .\build
27
      expire_in: 60 minutes
28
29
30.job_template: &template_build
   <<: *template_base
31
   stage: build
32
   dependencies:
33
    - prepare
34
   script:
35
     - dir
36
     - vivado -mode batch -source wvtcl\create.tcl
37
   artifacts:
38
      when: on success
39
     name: "%CI_JOB_NAME%-%CI_JOB_STAGE%-%CI_COMMIT_REF_NAME%"
40
     paths:
41
       - . \ build
42
      expire_in: 60 minutes
43
44
45.job_template: &template_synthesis
  <<: *template_base
46
47 stage: synthesis
```
```
dependencies:
48
     - build
49
   script:
50
     - vivado -mode batch -source wvtcl\synthesis.tcl
51
     - batch\check.bat
    after_script:
53
       - copy build\masterthesis\masterthesis.runs\synth_1\runme.log
54
     build \logs \project_synthesis.log
    artifacts:
     when: on_success
56
     name: "%CI_JOB_NAME%-%CI_JOB_STAGE%-%CI_COMMIT_REF_NAME%"
      paths:
58
       - . \ build
59
      expire_in: 1 day #5 minutes
61
62.job_template: &template_implementation
   <<: *template_base
63
   stage: implement
64
   dependencies:
65
     - synthesis
66
   script:
67
     - vivado -mode batch -source wvtcl/implementation.tcl
68
     - batch\check.bat
69
   after_script:
70
       - copy build\masterthesis\masterthesis.runs\impl_1\runme.log
71
     build \logs \project_implementation.log
   artifacts:
72
      when: on_success
73
     name: "%CI_JOB_NAME%-%CI_JOB_STAGE%-%CI_COMMIT_REF_NAME%"
74
      paths:
75
       - . \ build
      expire_in: 15 minutes
77
78
79.job_template: &template_simulation1
   <<: *template_base
80
   stage: simulate
81
   dependencies:
82
    - build
83
   script:
84
     - vivado -mode batch -source wvtcl\simulation.tcl
85
   artifacts:
86
      when: on success
87
```

```
"%CI JOB NAME%-%CI JOB STAGE%-%CI COMMIT REF NAME%"
      name:
88
      paths:
89
        - . \ build
90
      expire_in: 15 minutes
91
92
93# Jobs
94 prepare:
  <c: *template_prepare
95
96 build:
   <<: *template build
97
98 synthesis:
   <<: *template synthesis
100 implementation:
   <c: *template_implementation
102 simulation 1:
   <c: *template_simulation1
103
```

Auflistung 4.1: .gitlab-ci.yml

In den Zeilen eins bis sechs werden die Stages definiert, welche zu einem späteren Zeitpunkt ausgewählt werden können. Danach wird eine Basisvorlage definiert, die in jedem der folgenden Jobs genutzt wird. Durch die Auswahl der tags in Zeile zehn wird der lokale Runner aufgerufen und in den Zeilen 11 bis 13 wird die Vivadokonfiguration geladen. Letzteres ist notwendig, da ansonsten der Start von Vivado durch den Gitlab-Runner nicht möglich ist. Da der Aufruf durch einen before_script Befehl stattfindet, wird die Pipeline bei einem fehlerhaften Aufruf fehlschlagen. Von Zeile 15 bis 28 wird die Jobvorlage für den ersten Job, der dann in Zeile 94 aufgerufen wird, definiert. Die Basisvorlage wird, wie bei allen anderen Jobs auch, zuerst aufgerufen. In Zeile 17 wird die Vorlage der Stage Prepare zugeordnet. Darauf folgend werden mit dem Aufruf script die Systembefehle definiert, bei denen die beiden Zielordner logs und build angelegt werden. Außerdem wird die Datei project.log erstellt, die dazu dient, spezielle Nachrichten zu speichern. Der erstellte Ordner build wird rekursiv durch die Zeilen 23 bis 28 als Artefakt definiert, sodass die Daten für die folgenden Jobs zugänglich sind und gespeichert werden können.

Mit den Zeilen 30 bis 43 erfolgt die dritte Jobdefinition, die der vorherigen ähnelt. Hier wird in Zeile 37 allerdings das erste mal Vivado im Batchmodus aufgerufen und das Batchskript create.tcl abgearbeitet (siehe Anhang A.2.1). Durch diesen Job werden alle HDL Quelldateien und die Constraints Datei dem Projekt hinzugefügt. Außerdem wird der Takt durch den Clock-Wizard und der Blockram durch den Block-RAM-Generator von Vivado generiert.

Die anderen Jobvorlagen folgen dem gleichen Format und werden demnach nicht im Einzelnen erläutert. Die Jobs werden in den Zeilen 93 bis 103 aufgerufen. Das Design wird nach dem Job build synthetisiert und danach implementiert. Am Ende erfolgt die Simulation des Designs.

4.4 Software-Werkzeuge

In diesem Abschnitt werden die notwendigen Software-Werkzeuge zur Entwicklung des Programm-Codes und der HDL Dateien beschrieben. Die Software-Entwicklung wird mit Hilfe der Entwicklungsumgebung Eclipse 2019-09 IDE durchgeführt. Die IDE benötigt allerdings für eine erfolgreiche Entwicklung angepasste RISC-V Erweiterungen, die in Unterabschnitt 4.4.1 beschrieben werden. Für die Hardware-Entwicklung werden Xilinxwerkzeuge genutzt, die gebündelt über die Xilinx Unified Software Platform 2020.1 installiert werden und in Abschnitt 4.4.2 erläutert werden.

4.4.1 GNU MCU Eclipse IDE v4.6.1

Auf dem lokalen Entwicklungs-PC ist die Entwicklungsumgebung Eclipse 2019-09 IDE zusammen mit dem GNU MCU Eclipse Plug-in v4.6.1 installiert. Die Entwicklungsumgebung bietet über einen Editor die Möglichkeit zur C Programm-Code-Eingabe und nutzt die GNU-Toolchain zur Kompilierung des Quell-Codes und zur Programmierung und anschließendem Debugging der Ziel-Hardware. Die verwendete Toolchain ist das in Absatz 4.4.1 beschriebene riscv-none-embed-gcc v8.3.0 Paket. Die SiFive riscv64-unknown-elf-gcc 8.3.0-2019.08.0 Toolchain wird ebenfalls installiert, da sie für die Kompilierung des Programm-Codes bei Ausführung im Simulator verwendet wird [20]. Die Toolchain wird allerdings nicht innerhalb der Entwicklungsumgebung genutzt, sondern durch direkte Terminalbefehle bedient, die in Abschnitt 4.6 beschrieben werden.

RISC-V Toolchain riscv-none-embed-gcc v8.3.0

Die Erweiterung GNU RISC-V Embedded GCC v8.3.0 wird über xPacks installiert und ist die genutzte Toolchain für die Kompilierung des Programm-Codes, welcher auf der Ziel-Hardware ausgeführt werden soll. Diese Toolchain leitet sich aus der SiFive riscv64-unknown-elf-gcc Toolchain ab, wobei auf die Einbindung der libgloss C Bibliothek und damit auf die ecall Instruktion verzichtet wird, da diese Instruktionen zu Problemen bei Bare-Metal Anwendung führt [21]. Für die Verwendung der Toolchain ist die Definitionen von eigenen System Calls (*Systemaufrufe*) notwendig, da diese in Bare-Metal Anwendung hardware-spezifisch sind.

-	0
Einstellungspfad	Attribut
Target processor \rightarrow Architecture	RV32I (-march=rv32i*)
Target processor \rightarrow Multiply extension	RVM
Target processor \rightarrow Integer ABI	$ILP32(-mabi=ilp32^*)$
Debugging \rightarrow Debug Level	-g3
GNU RISC-V Cross C Linker \rightarrow General	Linkerscript angeben
CNU DISC V Cross C Linker -> Missellencous	Cross reference und use newlib-nano
GIVE RISE-V CLOSS C LINKER \rightarrow Milscenaneous	auswählen

Tabelle 4.1: Eclipse Toolchain Einstellungen

Unter Project \rightarrow Properties \rightarrow MCU wird die Toolchain nach der Installation ausgewählt (siehe Anhang C.1.4). Zusätzlich werden unter Project \rightarrow Properties \rightarrow C/C++ Build \rightarrow Settings \rightarrow Tool Settings Einstellungen aus Tabelle 4.1 vorgenommen, welche für die korrekte Kompilierung des Programm-Codes notwendig sind.

GNU MCU Eclipse Windows Build Tools

Zusätzlich zur IDE werden die xPack Erweiterung Windows Build Tools v2.12.2 installiert. Diese Erweiterung beinhaltet Werkzeuge wie z.B. make, welche die Verskriptung des Kompliervorgangs vereinfachen. Die installierten Tools werden unter Project \rightarrow Properties \rightarrow MCU referenziert (siehe Anhang C.1.3).

xPack OpenOCD v0.10.0-13

Als Debugger wird OpenOCD v0.10.0-13 verwendet. Dieses Erweiterungspaket wird ebenfalls über xPacks installiert und kann danach in der Eclipse Entwicklungsumgebung über die Debug Bedienschnittstelle genutzt werden. Unter Project \rightarrow Properties \rightarrow MCU wird der Debugger nach der Installation ausgewählt (siehe Anhang C.1.1). Damit der Debugger mit dem Prozessor eine Verbindung aufbauen kann, ist das Hinzufügen einer Konfigurationsdatei in den Quellordner des Debuggers notwendig. Die Datei airi5c.cfg wird dem lokalen Installationsverzeichnis unter $xPacks\xpack-dev-tools\openocd\0.10.0-13.1\content\scripts\target hinzugefügt. In Auflistung C.1 ist die Konfigurationsdatei dargestellt. Zeile eins bis fünf sind für jede Konfigurationsdatei notwendig und definieren den Chip Namen, welcher in diesem Fall der Bezeichnung airi5c entspricht. In Zeile acht wird der TAP für die JTAG Schnittstelle definiert, welcher mit den Definitionen des DTM übereinstimmen sollte. Zuletzt wird in Zeile neun die Ziel-CPU definiert [22]. Nach der Installation und Einfügung der Konfigurationsdatei werden im letzten Schritt einige zusätzliche Einstellungen unter den Debug Configurations<math>\rightarrow$ GDB OpenOCD Debugging \rightarrow Debugger durchgeführt (siehe Anhang C.1.2). Dadurch wird beim Start des Debuggers die neue Konfigurationsdatei geladen, wodurch der Prozessor über den Debugger ansprechbar ist.

4.4.2 Xilinx Unified Software Platform 2020.1

Für die Entwicklung der Hard- und Software werden Tools der Firma Xilinx verwendet. Durch das installieren der Xilinx Unified Software Platform 2020.1 werden fast alle notwendigen Software-Entwicklungswerkzeuge installiert. Darunter ist die Vivado 2020.1 IDE, die für die Verarbeitung von HDL Dateien genutzt wird. Desweiteren wird das Xilinx Software Command Line Tool für die Generierung von MEM Dateien verwendet. Das Programm data2mem ist bei der neuen Version des Software-Pakets jedoch nicht mehr enthalten und muss daher separat heruntergeladen und dem Xilinx Installationsverzeichnis unter \Xilinx\Vitis\2020.1\bin\unwrapped\win64.0 hinzugefügt werden [23].

4.5 Software-Entwicklung

Dieser Abschnitt umfasst die Software-Entwicklung in C und dem RISC-V Assembler. Ziel ist ein lauffähiger Programm-Code in Form einer ELF Datei. Es wird auf den C Quell-Code, die C Startdatei crt0.S und das Linker-Skript eingegangen.

4.5.1 Quell-Code in C

Ein zentraler Bestandteil der Software-Entwicklung ist der Programm-Code in der Hochsprache C. In diesem Abschnitt wird die main.c Datei erläutert, die das Hauptprogramm beinhaltet. Dieses Programm unterteilt sich hauptsächlich in zwei Funktionen. Hierbei handelt es sich zum Einen um die *main()* Funktion, mit der Speicherplatz reserviert und geprüft wird, ob der Speicher geschrieben worden ist. Des weiteren ist eine Interrupt Service Routine (ISR) (*Unterbrechungsroutine*) definiert worden, die ein gültiges Ergebnis des Caecos in den reservierten Speicherbereich schreibt. Der komplette Programm-Code ist in Auflistung 4.2 abgebildet.

```
1#include <stdio.h>
2#include <stdlib.h>
3#include <stdbool.h>
4#include "syscalls.h"
5
6 int *cur_res = NULL;
7 int *out_res = NULL;
* int * storage = NULL;
9
void exception_handler(void) __attribute((interrupt));
void exception_handler(void){
12 // do nothing
13 }
14
<sup>15</sup>void l_1_caeco_interrupt_handler(void) __attribute((interrupt));
16 void l_1_caeco_interrupt_handler(void) {
int * pointer = (int *) 0xc0000c0;
int value = *pointer;
*cur_res = value;
20 ++cur_res;
21 }
22
23 int main (void)
24 {
```

```
storage = (int *) malloc(1000 * sizeof(int));
   if (storage != NULL) {
26
    printf(" \ ok \ ");
27
  }else {
28
    printf(" \ fail \ );
29
  }
30
  cur\_res = storage;
31
  out_res = storage;
32
  printf(" \ run! \ n");
33
  while (1)
34
    if (out_res != cur_res) {
35
     printf("\n result: %p\n", *out_res);
36
    ++out_res;
37
   }
38
  }
39
40 }
```

Auflistung 4.2: main.c

In Zeile eins bis vier werden drei Standardbibliotheken und die Systemaufrufe eingebunden. Die Definitionen der Systemaufrufe in syscalls.h sind für die Nutzung der newlib-nano Bibliothek notwendig und entsprechen bis auf die Funktion *outbyte()* den vorgeschlagenen Standard Funktionen (siehe [24], S. 319). Danach folgen drei Definitionen von globalen Zeigern. An dieser Stelle muss den Zeigern ein initialer Wert zugewiesen werden, sodass diese nach dem Linkervorgang in der initialisierten Datensektion gespeichert werden [25]. Andernfalls wird der Programm-Code mit dem vorhanden Linkerskript nicht korrekt ausgeführt, da die globalen Variablen nicht geladen werden. In den Zeilen zehn bis 13 ist der Exception-Handler *exception_handler()* definiert. Diese Funktion wird im Falle einer Exception aufgerufen, führt allerdings keinen Programm-Code aus, da das Verhalten einer Exception nicht Gegenstand dieser Arbeit ist. Durch den Zusatz in Zeile zehn wird die Funktion auch für das Linkerskript als Interrupt gekennzeichnet, wodurch keine normaler Rücksprung ret zur zuletzt gespeicherten Rücksprungadresse, sondern ein Maschinenrücksprung mret zur im Register epc gespeicherten Adresse stattfindet.

Der Interrupt-Handler <u>l_1_caeco_interrupt_handler()</u> ist von Zeile 15 bis 21 definiert und wird bei einem durch den Caeco ausgelösten Interrupt aufgerufen. Dabei wird in Zeile 17 die Adresse des Caecos in den Zeiger pointer gespeichert. Anschließend wird der Wert an der Speicheradresse, welcher dem Ergebnisregisters des Caecos entspricht, in der Variablen value gespeichert. Das Ergebnis wird danach an eine Adresse eines Speicherbereichs geschrieben, der in der main() zuvor reserviert wurde, woraufhin die Adresse um den Wert vier inkrementiert wird.

Die *main()* Funktion umfasst die Zeilen 23 bis 40. Hier wird in Zeile 25 zu aller erst ein Speicherbereich von 4 kB reserviert. Ob die Zuteilung erfolgreich war, wird in Zeile 26 bis 30 geprüft. Bei einer gültigen Speicherplatzreservierung besitzt die Variable storage die Startadresse des Speicherraums und wird durch das Senden der Zeichenkette "ok" quittiert. Andernfalls wird die Zeichenkette "fail" per UART Schnittstelle gesendet. Für die Feststellung, ob zwischenzeitlich ein Interrupt aufgetreten ist und neue Daten in den Speicher geschrieben worden sind, werden initial die Zeiger cur_res und out_res auf die Startadresse des Speicherraums gesetzt und die Endlosschleife wird gestartet. Innerhalb der Schleife wird geprüft, ob sich cur_res verändert hat, was auf das Erscheinen eines Interrupts hindeutet würde. Ist dies der Fall, dann wird das Ergebnis per UART ausgegeben und out_res angeglichen.

Für die Umwandlung des Programm-Codes in eine ELF Datei, die letztendlich in den Programmspeicher geladen werden kann, sind weitere Dateien notwendig. Diese zusätzlichen Dateien sind im folgenden Abschnitt genauer beschrieben.

4.5.2 Generierung der ELF Datei

Für die Generierung der notwendigen ELF Datei ist eine RISC-V spezifische Toolchain notwendig. Im folgenden wird der Kompilliervorgang des C Quell-Codes mit der aktuellen riscv-none-embedgcc 8.3.0-1.1 Toolchain beschrieben. Diese leitet sich aus der SiFive riscv64-unknown-elf-gcc Toolchain ab, wobei allerdings die libgloss Bibliothek nicht mehr standardmäßig beim Linkprozess standardmäßig mit eingebunden wird, da es Probleme mit dem Aufruf von ecalls bei bare metal Anwendung gibt. Am Ende dieses Abschnittes wird auf die Unterschiede in den kompilierten ELF Dateien beider Toolchains eingegangen. Die für die Kompilierung notwendigen Dateien sind in Tabelle 4.2 gelistet.

Dateiname	Funktion
main.c	Enthält Programm-Code
$\operatorname{crt0.S}$	C runtime Startdatei
link.ld	Linker Skript
syscalls.h	Systemaufrufe
syscalls.c	Systemaufrufe

Tabelle 4.2: Notwendige Dateien für Kompilierung

Die main.c Datei enthält den C-Programm-Code und und wurde in Abschnitt 4.5.1 beschrieben. Bei der link.ld Datei handelt es sich um das für den Linkprozess notwendige Linker Skript, welches der AT&T's Link Editor Command Language Syntax folgt [26]. Die crt0.S Datei ist die C runtime Startdatei, die den Programmablauf vor der Ausführung der eigentlichen main() Funktion festlegt [27]. Dies ist In den folgenden Abschnitten werden die einzelnen Dateien genauer beschrieben. Für einen erfolgreichen Kompiliervorgang und die weitere Nutzung der ELF Datei ist darauf zu achten, dass die Dateien untereinander stimmig sind und einem genauen Format folgen. Dabei ist entscheidend, dass der Programmeinstieg nicht bei der main() stattfindet, sondern bei der crt0.S Datei. Dies ist ein entscheidender Unterschied zwischen der Software-Entwicklung, bei der bereits ein Betriebssystem aktiv ist und der Bare-Metal Entwicklung.

Die crt0.S Datei

Die crt0.S Datei enthält RISC-V Assembler Befehle und hat unter anderem die Aufgabe, den Programmablauf vor dem Aufruf der *main()* Funktion zu beschreiben. Die Dateien main.c, crt0.S und link.ld sind durch wechselseitige Definitionen eng miteinander verknüpft. Die komplette crt0.S Datei, die für diese Arbeit verwendet wird, ist in 4.3 dargestellt.

```
1.section .text
2.align 2
3.globl __start
4.type __start, @function
5_start:
6 .cfi_startproc
7 .cfi_undefined ra
8 .option push
  .option norelax
9
10 la gp, __global_pointer$
  .option pop
11
_{12} la sp, ___stack
  .globl exception_handler
13
  .type exception_handler, @function
14
  .globl l_1_caeco_interrupt_handler
15
  .type l_1_caeco_interrupt_handler, @function
16
  csrwi mstatus, 0x1F
17
     x29, trap_handler
  la
18
  csrw mtvec, x29
19
      x1, x0
20 mv
      x2, x1
  mv
21
22 mv
      x3, x1
      x4, x1
23 mv
24 mv
      x5, x1
      x6, x1
25 mv
26 mv
      x7, x1
      x8, x1
27 mv
      x9, x1
28 mv
      x10, x1
29 mv
      x11, x1
30 mv
      x12, x1
  mv
31
      x13, x1
32 mv
      x14, x1
33 mv
      x15, x1
34 mv
      x16, x1
35 mv
```

x17, x1

36 mv

x18, x1 mv 37 x19, x1 mv 38 x20, x1 mv 39 x21, x1 mv 40 x22, x1 mv 41 x23, x1 42mv x24, x1 mv 43 x25, x1 mv 44 x26, x1 mv 45 x27, x1 mv 46 x28, x1 mv 47 x29, x1 mv 48 x30, x1 mv 49 x31, x1 mv 50la x26, _bss_start 51la x27, bss end bge x26, x27, zero_loop_end 53 zero_loop: 54 sw x0, 0(x26)addi x26, x26, 4 56 ble x26, x27, zero_loop 57zero_loop_end: 58 call main 59 60.cfi_endproc 61 **1**: 62 j 1b63 trap_handler: 64 j exception_handler j l_1_caeco_interrupt_handler 65 66 mret

Auflistung 4.3: crt0.S

In Zeile eins wird die Sektion .text markiert und für das Linker Skript sichtbar gemacht. Diese Sektion markiert den Bereich des ausführbaren Programm-Codes und muss in der Datei crt0.S angegeben werden. Alle Befehle nach dieser Zeile gehören demnach aus Linker-Sicht zu dem ausführbaren Programm-Code. In Zeile zwei wird die Speicherausrichtung definiert. Hierbei entspricht die Anzahl der Bytes dem Potenzwert von vier, berechnet aus der Basis zwei und dem angegebenen Exponenten, in diesem Fall der Wert zwei [28]. In den Zeilen drei bis fünf wird der Eintrittspunkt für das Linker Skript definiert, welcher mit Zeile 13 des Linker Skriptes link.ld korreliert. In Zeile sechs und sieben werden Call Frame Information (CFI) Instruktionen aufgerufen, die erweiterte Informationen zu einer Funktion generieren. Diese Informationen sind für Hochsprachen notwendig, die Exceptions oder Debug-Prozesse verarbeiten müssen. Hierbei handelt es sich um keine Prozessor Instruktionen. Die CFI Informationen werden automatisch separat in der Sektion .eh_frame gespeichert. Zeile sieben gibt an, dass der Inhalt, den das Registers ra vor Ausführung der __start Funktion besessen hat, nämlich die Rücksprungadresse nicht mehr benötigt und dementsprechend auch nicht mehr wiederhergestellt werden braucht und damit gelöscht werden kann [29, 30].

Die Zeilen acht bis elf können als Befehlspaket gesehen werden, die für die RISC-V Plattformen notwendig sind. Durch den Befehl können .option RISC-V spezifische Assembler Optionen angegeben werden. Mit dem Argument push bzw. pop werden aktuelle .option Konfigurationen gespeichert bzw. wiederhergestellt. Diese Methoden können z.b. dann verwendet werden, wenn eine Option nur temporär gesetzt werden soll. Dies ist in Zeile neun und zehn der Fall. Hier wird die Assmebler- bzw. Linker Option norelax in Bezug auf die Assembler Instruktion in Zeile zehn gesetzt. Dadurch soll verhindert werden, dass der Assembler die Adressenangabe im la Befehl durch eine Offsetangabe zum aktuellen globalen Zeigerwert ersetzt und in Folge verkürzt. Diese Relaxationsvorgang wird normalerweise genutzt, um eine Adresskonstante mit nur einer einziger Instruktion laden zu können, was aber bei der ersten Initialisierung des globalen Zeigerwertes noch nicht möglich ist. (siehe [29], Kapitel 9.38.2 RISC-V Directives).

In Zeile zwölf befindet sich nun die erste Prozessor Instruktion, die nach der Kompilierung an der Adresse 0x80000000 steht. Hier wird die Adresse des Stacks 0x4000, der in dem Linkerskript definiert wird, in das Register sp geladen. Danach wird in Zeile 13 und 14 der Exception-Handler bzw. in Zeile 15 und 16 der Interrupt-Handler der main.c als globale Funktion deklariert und dem Linker so zugänglich gemacht. Bei diesen beiden Aufrufen handelt es sich ebenfalls nicht um Prozessor Instruktionen. Zeile 17 entspricht einem Schreibbefehl auf das CSR mstatus, durch den die Interrupts aktiviert werden. Danach wird in Zeile 18 die Adresse der in Zeile 63 definiert Trap-Handler Funktion in das register 29 geladen, woraufhin in Zeile 17 diese Adresse in das CSR mtvec geschrieben wird. Hierdurch wird bei einem Interrupt die Adresse der Funktion 1_0_caeco_interrupt_handler geladen und diese Funktion ausgeführt.

In den Zeilen 20 bis 50 werden alle Allzweckregister auf den Wert null gesetzt. In den Zeilen 51 bis 58 wird das .bss Speichersegment, in dem statische Variablen abgelegt werden, auf den Wert 0 initialisiert. Dafür werden die Start- und Stopadresse der Sektion geladen und die Startadresse solange inkrementiert, bis diese der Stopadresse gleicht. Daraufhin wird die *main()* aus der main.c Datei aufgerufen. Sollte die Hauptfunktion verlassen werden, so wird in die Zeile 62 gesprungen, wodurch der Prozessor immer wieder auf den selben Befehl zurückspringt und nur noch durch einen Hardware-Reset zurückgesetzt werden kann.

Am Schluss der Datei, in Zeile 63 bis 66 ist der Trap-Handler definiert. Hier findet sich nun die bereits in Auflistung 3.20 beschriebene Implementierung des Hardware-Trap-Handlers wieder. Hierbei zeigt die Adresse, welche in Zeile 19 gespeichert wird, auf den Programm-Code an Zeile 63. Bei einem Caeco Interrupt wird somit die Adresse geladen, die dem Programm-Code an Zeile 65 entspricht. An dieser Stelle befindet sich ein Sprungbefehl zu der in der main.c definierten ISR. Analog dazu wird bei einer Exception zu dem in der main.c definierten Exception-Handler

gesprungen. Da beide Funktionen mit dem Attribut eines Interrupts gekennzeichnet sind, findet nach der Ausführung ein Rücksprung zu der im Register epc gespeicherten Adresse statt.

Im folgenden Abschnitt wird auf die Struktur des Linkerskriptes eingegangen, welches mit den Angaben in der main.c und der crt0.S übereinstimmen muss, damit einer erfolgreiche Kompilierung und Ausführung des Programm-Codes möglich ist.

Das Linker Skript link.ld

Im Linker Skript werden eine Vielzahl von Direktiven definiert, welche hauptsächlich dazu dienen, den Programm-Code für die Ausführung hardware-spezifisch zu ordnen und den Speicher zu organisieren. Dabei ist der Programm-Code in Sektionen unterteilt [26]. Mit dem Befehl in Auflistung 4.4 kann das Standard-Linker Skript der Toolchain aus dem Verzeichnis der Toolchain zur besseren Lesbarkeit in ein Zielverzeichnis abgelegt werden (siehe Unterabschnitt A.1.1). Diese Standarddatei gibt eine gute Übersicht auf ein beispielhaftes komplettes Linkerskript.

```
"absoluter Pfad der Toolchain"\bin\riscv-none-embed-ld ---verbose >
"absoluter Pfad des Zielverzeichnis"\link.ld
```

Auflistung 4.4: Kopieren des Standardlinkerskriptes

Da es für den Raifes Core Voreinstellungen gibt, die nicht mit dem des Standardlinkerskriptes übereinstimmen, wird ein neues Linkerskript erstellt. Dieses Skript wird für die Kompilierung verwendet und ist in 4.5 dargestellt.

```
OUTPUT_FORMAT("elf32-littleriscv", "elf32-littleriscv",
          "elf32-littleriscv")
3OUTPUT_ARCH(riscv)
4MEMORY
5 {
                  : ORIGIN = 0 \times 80000000, LENGTH = 128K
    RAM (rwx)
6
7 }
% ENTRY(__start)
9 SECTIONS
10 {
   .text : {
11
   = \text{ALIGN}(4);
12
   \_stext = .;
13
    *(.text)
14
   }
15
_{16} __global_pointer$ = .;
17 . data : {
```

```
= ALIGN(4);
                                               *(.data)
 19
                                            }
 20
                                   . rodata : \{ *(.rodata) \}
 21
                                   .bss : {
                                            = ALIGN(4);
 23
                                                  \_bss\_start = .;
 24
                                             *(.bss)
                                               *(.bss.*)
 26
                                               *(.sbss)
 27
                                               *(.sbss.*)
 28
                                            \_bss\_end = .;
 29
                                            }
 30
                                  .bss : {
 31
                                             = \text{ALIGN}(4);
                                         ____end = .;
 33
                             }
34
                                   \__stack = ALIGN(4) + 0x4000;
 35
                             uart dreg = 0 \times c = 
                               _gpio_dreg = 0xc000008;
                                _{gpio}creg = 0xc000000C;
 38
 39
```

Auflistung 4.5: link.ld

In den ersten drei Zeilen wird das Ausgabeformat und die Zielarchitektur der ELF Datei angegeben. Die Zeilen vier bis sieben geben die Speicherregion an. Der Speicher beginnt bei der Zieladresse 0x8000000 und ist 128 kB groß. Die angegebene Speicherkapazität sollte mit der in der Hardware vorhandenen Größe übereinstimmen. Andernfalls muss das Linkerskript an dieser Stelle angepasst werden. Die erste Linkerinstruktion findet sich in Zeile acht wieder. Hier wird der Start für den Linkprozess angegeben. Danach folgt die Angabe der Sektionen, also der unterschiedlichen Programmabschnitte. Diese werden dadurch für die Ausgabestruktur geordnet. Die erste Sektion wird in Zeile elf angegeben. In der .text Sektion befindet sich der eigentliche Programm-Code. In Zeile 16 wird der global pointer (*globaler Zeiger*) auf die Adresse nach der .text Sektion gesetzt. Darauf folgen die Sektionen .data und .rodata, die initialisierte Daten und nur lesbare initialisierte Daten beinhalten.

Zum Schluss wird die .bss Sektion geladen, die mit Nullwerten initialisierte Daten enthält. Nach dieser Sektion folgt der Heap, der durch die Funktion _sbrk in den Systemaufrufen angegeben wird. Dafür existiert die Angabe in Zeile 33, da diese Variable in der genannten Funktion aufgerufen wird, um das Ende der .bss Sektion und den Start des Heaps zu markieren.

Am Ende des Skriptes wird der Beginn des Stacks auf die Adresse 0x4000 gesetzt und hardwarespezifische Adressen angegeben. Somit ergibt sich der finale Adressraum. Dabei sind einige Angaben statisch, wie z.B. die Stackadresse, andere Angaben sind dynamisch, da die Größe einiger Sektionen und somit die genauen Adressen vor der Kompilierung nicht bekannt sind [25,27].

4.5.3 Generierung einer MEM Datei mit Xilinx data2mem

Die Umwandlung der ELF Datei in eine simulierbare MEM Datei erfolgt in zwei Schritten. Der erste Schritt beinhaltet dabei die Verwendung des Xilinx Tools data2mem, während in einem zweiten Schritt eine Weiterverarbeitung der generierten Datei durch ein selbst geschriebenes Programm erfolgt. Für den Aufruf des Xilinx Tools data2mem muss zuerst das Xilinx Software Command Line Tool auf der Entwicklungsmaschine geöffnet werden. Außerdem wird dann über den in Auflistung 4.6 angegebenen Befehl die Umwandlung durchgeführt.

```
data2mem -bd "absoluter Pfad der ELF Datei" -d e -o m "absoluter
Ausgabepfad mit Dateiname der MEM Datei"
```

Auflistung 4.6: Nutzung von data2mem für MEM Generierung

Dem Aufruf von data2mem folgen spezifische Parameter, welche dafür sorgen, dass die Ausgangsdatei gelesen und die Zieldatei generiert wird. Dabei wird mit -bd die ELF Datei übergeben, die umgewandelt werden soll. Die Parameter -d e geben das Level der Depaketierung an. Durch die Parameter -o m wird der Ausgangspfad der MEM Datei angegeben.

```
_{1}// MEM file.
2//
3// Release 14.6 - Data2MEM P.20131013, build 3.0.10 Apr 3, 2013
4// Copyright (c) 1995-2020 Xilinx, Inc. All rights reserved.
5//
    Command: data2mem.exe -bd "absoluter Pfad der ELF Datei" -d e -o m
6 / /
    "absoluter Ausgabepfad mit Dateiname der MEM Datei"
8//
        "absoluter Ausgabepfad mit Dateiname der MEM Datei"
9//
\frac{12}{7} Program header record #0, Size = 0x1FF0, at 0x80000000 to 0x80001FEF.
13
_{14}@80000000
     97 01 00 00 93 81 C1 0E 17 61 00 00 13 01 01 1F 73 D0 0F 30 97 0E 00
15
    00 93 8E 0E 0B 73 90 5E 30
16
      . . .
```

Auflistung 4.7: MEM Datei data2mem

Wie genau die Umwandlung der ELF Datei durch data2mem stattfindet, ist aufgrund fehlenden Quell-Codes des Programms nicht nachvollziehbar. Allerdings weisen die MEM Ausgangsdateien immer dieselbe Struktur auf (siehe Auflistung 4.7). Diese Struktur besteht aus einem Header, der Zeile eins bis 13 umfasst. Hierbei findet sich in Zeile sechs der Aufruf von data2mem, der zuvor durchgeführt wurde, wieder. In Zeile zwölf wird die Größe des Programm-Codes angegeben. Die Startadressenangabe steht in Zeile 14, worauf ab Zeile 15 die eigentlichen Programminstruktionen folgen. Hierbei sind die Instruktionen 32 bit groß, beginnend mit dem LSB. Diese Struktur entspricht allerdings nicht den Xilinxvorgaben für MEM Dateien, die für das Einlesen von Programm-Code geeignet sind [31]. Das notwendige Format für eine MEM Datei besteht aus einer Startadresse, so wie sie in Zeile 14 gekennzeichnet wird, gefolgt von Instruktionen als Hexadezimalzahlen mit der Bitwertigkeit LSB 0. Hierzu sind in den folgenden Abschnitten Hilfsprogramme beschrieben, welche die Umwandlung zur simulierbaren MEM und COE Dateien durchführen.

4.5.4 Anpassung der MEM Datei für RTL Simulation

Der folgende Abschnitt beschreibt die Anpassung der durch data2mem generierten MEM Datei mit Hilfe eines selbst geschriebenen Hilfsprogramms in der Programmiersprache Rust. Dieser Schritt ist auch im CPU Software Entwicklungsablauf dargestellt und entspricht dem Schritt new-mem.exe in Abbildung 4.1. Für die Verwendung des \$readmem Befehls innerhalb der verilog Testbench (*Prüf-stand*) muss die MEM Datei immer das am Ende dieses Abschnittes dargestellte Format aufweisen. Der vollständige Programm-Code von new-mem.exe ist in Anhang A.6 beschrieben. Das Programm wird unter der Windows Eingabeaufforderung cmd.exe durch den Befehl in Auflistung 4.8 genutzt.

"absoluter Pfad der .exe Datei"\new-mem.exe "absoluter Pfad der Ausgangs-MEM Datei" "absoluter Pfad der finalen MEM Datei"

Auflistung 4.8: Generierung der finalen MEM Datei

Das Programm nimmt zwei Argumente entgegen. Durch das erste Argument wird die umzuwandelnde MEM Datei übergeben, die vorher aus data2mem generiert wurde. Das zweite Argument gibt den Speicherpfad und den Dateinamen der Zieldatei an, welche für die RTL Simulation genutzt wird.

- 1 @00000000
- 2 **00000197**
- 30EC18193
- 4 00006117
- 51F010113



Die ersten fünf Zeilen der finalen MEM Datei sind in Auflistung 4.9 dargestellt. Das Programm wandelt die MEM Datei in das korrekte Format um, sodass die Zieldatei in der Verilog Testbench.

4.5.5 Generierung einer COE Initialisierungsdatei für Block-RAM

Die generierte MEM Datei wird vor allem für die Simulation und die Verifizierung des Ladevorgangs der Programmdaten in den Block-RAM über die JTAG Schnittstelle genutzt. Da dies nicht für Simulationen mit einem anderen Schwerpunkt benötigt wird, kann der Block-RAM über die IP Einstellungen direkt mit dem Programm-Code initialisiert werden. Dies erspart die zeitaufwändige Simulation bei Programm-Code mit größerem Umfang. Hierfür findet new-coe.exe als zweites selbst geschriebenes Hilfsprogramm Anwendung. Dieses Programm wandelt die durch das in Abschnitt 4.5.4 beschriebene Hilfsprogramm new-mem.exe generierte MEM Datei in eine lauffähige COE Datei um. Der Aufruf von new-coe.exe ist in Auflistung 4.10 dargestellt. Der gesamte Code ist in Anhang A.7 einsehbar.

"absoluter Pfad der .exe Datei"\new-coe.exe "absoluter Pfad der Ausgangs-COE Datei" "absoluter Pfad der finalen COE Datei"

Auflistung 4.10: Generierung der finalen COE Datei

Das new-coe.exe Programm nimmt zwei Argumente entgegen. Dabei entspricht das erste Argument dem absoluten Dateipfad der MEM Datei und das zweite Argument dem Speicherort der neu genierten COE Datei als absoluten Dateipfad. Die COE Datei besitzt ein ähnliches Format, wie die MEM Dateien [32]. Die ersten fünf Zeilen und die letzten beiden Zeilen der COE Datei werden in Auflistung 4.11 gezeigt. In Zeile eins und zwei befinden sich notwendige Angaben de COE Dateiformats wie radix und vector. Der radix Faktor, der in der ersten Zeile definiert ist, gibt an, um welches Datenformat es sich bei den zu ladenden Instruktionen handelt. In diesem Fall liegen die Instruktionen als Hexadezimalzahlen vor, somit hat der memory_initialization_radix den Wert 16. In Zeile zwei ist ein Vektor angegeben, der die durch Kommata getrennten Instruktionen enthält. Zeile sechs steht für den ausgeschnitten Programm-Code zwischen Zeile fünf und sieben.

```
memory_initialization_radix=16;
```

```
<sup>2</sup> memory initialization vector=
```

```
30000197,
```

```
_40ec18193 ,
```

```
5\,00006117\,,
```

6...

```
7 00000000
```

8;

Auflistung 4.11: Ersten 5 und letzten 2 Zeilen der finalen COE Datei

Eine Besonderheit liegt am Ende des Vektors vor, da auf die letzte Instruktion ein Semikolon folgen muss. Auf diese Datei kann wie bereits gesagt unter den IP Einstellungen des RAM Blocks verwiesen werden, sodass die Datei zur Initialisierung des Speichers genutzt wird (siehe C.6). Sollte die Datei fehlerhaft sein, wird dies augenblicklich markiert, indem sich der angegebene Pfad der Datei rot färbt.

4.6 Inbetriebnahme riscvOVPsim

Der RISC-V Instruktionssimulator riscvOVPsim der Firma Imperas ist frei verfügbar und wird in dieser Arbeit beschrieben und in Betrieb genommen. Ziel der riscvOVPsim Simulation ist eine erste Verifizierung des Programm-Codes, durch die ermittelt wird, ob das kompilierte Programm lauffähig ist. Dieser Ansatz bietet eine Früherkennung potentieller Fehler und stellt eine Optimierung des Software-Entwicklungsvorgangs dar. Der Simulator bietet zahlreiche Einstellungsmöglichkeiten, wie z.B. die Simulationsdauer gemessen in Instruktionen oder in Zeit, oder Tracings (*Rückverfolgung*) ausgeführter Instruktionen oder Registerwerten. Der Simulator unterstützt alle Prozessormodelle der aktuellen RISC-V Spezifikation [33], wobei individuelle Prozessorarchitekturen bzw. Simulationsmodelle bei Imperas angefragt werden können. Als Simulationsgrundlage wird der kompilierte Programm-Code in Form von einer ELF Datei verwendet. Da die riscv-none-embed-gcc v8.3.0 Toolchain die Definition von eigenen system calls voraussetzt, wird der Programm-Code für die Nutzung des Simulators parallel mit der riscv64-unknown-elf-gcc Toolchain kompiliert. Dadurch wird bei einem *printf()* Aufruf nicht die UART Schnittstelle des Prozessors, sondern das Betriebssystem adressiert, wodurch ein erstes Debugging erleichtert wird. Ist die Simulation erfolgreich, kann das mit der riscv-none-embed-gcc Toolchain kompilierte Programm ebenfalls getestet werden.

Nach der Installation von riscvOVPsim wird im Ordner riscv-ovpsim\examples ein weiterer Ordner erstellt, der die Dateien aus Tabelle 4.3 enthält. Die ersten drei Dateien sind identisch mit denen aus Unterabschnitt 4.5.2, wobei die Zeile vier in der main.c auskommentiert sein muss, damit die angepassten system calls nicht verwendet werden. Die Datei masterthesis.elf entspricht dem mit der riscv64-unknown-elf-gcc 8.3.0-2019.08.0 Toolchain kompilierten Programm-Code und die mastersim.bat Datei enthält die Steuerungsbefehle für den Simulatoraufruf.

Dateiname	Funktion
main.c	Enthält Programm-Code
$\operatorname{crt0.S}$	C runtime Startdatei
link.ld	Linker Skript
master thesis.elf	Kompilierter Programm-Code
mastersim.bat	riscvOVPsim Konfigurationsdatei

Tabelle 4.3: Notwendige Dateien für riscvOVPsim Test

Die Kompilierung des Programm-Codes aus der main.c Datei erfolgt über den Windows Subsystem for Linux (WSL) Terminalaufruf aus Auflistung 4.12. Bei dem Toolchainaufruf werden zuerst zwei Argumente bzgl. der Zielarchitektur übergeben. Desweiteren wird mit dem dritten Aufruf das Laden der Standardstartdateien verhindert, sodass die Datei crt0.S für die Kompilierung verwendet wird. Das vierte Argument entspricht der Verwendung der newlib-nano Bibliothek. Das letzte übergebene Argument Xlinker ist notwendig, damit die Standardbibliotheken ebenfalls beim Linkerprozess genutzt werden.

riscv64-unknown-elf-gcc -mabi=ilp32 -march=rv32im -nostartfiles --specs=nano.specs crt0.S main.c -Xlinker link.ld -o masterthesis.elf

Auflistung 4.12: riscv64-unknown-elf-gcc 8.3.0-2019.08.0 Aufruf

Der mit dieser Toolchain kompilierte Programm-Code entspricht nicht genau dem kompilierten Programm-Code der GNU Embedded Toolchain, weshalb an dieser Stelle keine komplett vergleichbare Verifizierung möglich ist. Die Simulation dient dazu, den Programm-Code einem ersten Test zu unterziehen, um so frühzeitig Fehler zu erkennen und den Code gegebenenfalls zu korrigieren. Die Durchführung des Tests ist im folgenden Unterabschnitt erklärt.

4.6.1 Konfigurationsdatei

Das Batchskript masterthesis.bat enthält diverse Basiskonfigurationen bzgl. des simulierten Prozessors und ist in Auflistung 4.13 dargestellt. Eine Übersicht über alle Konfigurationsoptionen sind im mitinstallierten Nutzerhandbuch unter riscv-ovpsim\doc einzusehen. Die Einstellung des Prozessors erfolgt in den Zeilen 7 bis 15, in denen angegeben wird, mit welchen Argumenten die riscvOVPsim.exe aufgerufen wird.

Auflistung 4.13: riscvOVPsim Konfiguration

Die ersten beiden Parameter legen eine RISC-V RV32IM Prozessorarchitektur fest, wie sie dem entwickelten RISC-V Kern entspricht. Danach wird eine optionale Grenze von 1 Mio. Instruktionen definiert, nach der die Simulation stoppen soll. In Zeile 11 wird angegeben, dass der zuvor kompilierte Programm-Code masterthesis.elf simuliert werden soll. In den Zeilen zwölf bis 14 wird das Tracing eingestellt und definiert, dass die ausgeführten Instruktionen und die durch eine Instruktion geänderten Registerinhalte in die Datei trace-masterthesis.txt geschrieben werden sollen. Alle weiteren Informationen über den Ausgang der Simulation werden in die Logdatei masterthesis.sig.run.log geschrieben. Um die Simulation zu starten, ruft man das Batchskript durch einen Terminalaufruf auf.

5 Simualtionsergebnisse und Debugging

Dieses Kapitel ist in drei Abschnitte unterteilt, in denen die Simulations- und Debugergebnisse beschrieben werden. In Abschnitt 5.1 werden die Ergebnisse der riscvOVPsim Simulation vorgestellt. Dabei geht es hauptsächlich, um eine fehlerfreie Ausführung des Programmcodes und eine Analyse, wie der Simulator für zukünftige Verifikationsarbeiten genutzt werden kann.

Im Abschnitt 5.2 werden die RTL Simulationsergebnisse vorgestellt. Dabei geht es zum einen um die Simulations des Ziel-Design, in dem der Caeco als Interrupt-Quelle implementiert ist, zum anderen wird aber auch eine Hardware-Version getestet, bei der der Interrupt durch einen Schalter auf der Entwicklungsplatine ausgelöst wird.

Im letzten Abschnitt wird über die Eclipse IDE das auf dem FPGA implementierte Design gedebbugt. An dieser Stelle kann die Verifizierung des Programmcodes erneut nur bis Ausführung der Endlosschleife stattfinden, da im Debugmodus des Prozessors keine Interrupts ausgelöst werden können.

5.1 Simulationsergebnisse riscvOVPsim

Mit dem Instruktionssimulator riscvOVPsim ist eine Simulation über 1 Mio. Instruktionen erfolgreich durchgeführt worden. Ein Ausschnitt aus diesen Simulationsergebnissen ist in Auflistung 5.1 dargestellt. Für die Auswertung entscheidend sind allerdings nur die Informationen der Zeilen 28 bis 52 der Originaldatei, die hier den Zeilen 1 bis 25 entsprechen. Dabei geben die Zeilen eins bis vier Auskunft über das simulierte Programm bzgl. der Startadresse und der Größe, die in diesem Fall der Adresse 0x7fff000 und ca. 366 kB entsprechen.

```
Info (OR_OF) Target 'riscvOVPsim/cpu' has object file read from
    'master-unknown.elf'
<sup>2</sup>Info (OR_PH) Program Headers:
                               Offset
                                           VirtAddr
                                                                    FileSiz
₃Info (OR_PH) Type
                                                       PhysAddr
    MemSiz
                Flags Align
                               0x00000000 0x7ffff000 0x7ffff000 0x00016608
4Info (OR PD) LOAD
    0x00016654 RWE
                      1000
6 ok
8 run!
```

Simultionsergebnisse und Debugging

```
<sub>9</sub>Info
10 Info
<sup>11</sup>Info CPU 'riscvOVPsim/cpu' STATISTICS
12 Info
                                      : riscv (RVB32I+M)
          Type
13 Info
          Nominal MIPS
                                     : 100
14 Info
          Final program counter : 0x800001d8
15 Info
          Simulated instructions: 1,000,000
16 Info
          Simulated MIPS
                                     : 0.1
17 Info
18 Info
19 Info
<sup>20</sup> Info SIMULATION TIME STATISTICS
_{21} Info
          Simulated time
                                     : 0.01 seconds
22 Info
          User time
                                     : 8.06 seconds
23 Info
          System time
                                     : 0.77 seconds
24 Info
          Elapsed time
                                     : 8.94 seconds
25 Info
```

Auflistung 5.1: Simulationslog riscvOVPsim riscv64-unknown-elf-gcc Toolchain

In Zeile sechs und acht sind die Ausgabewerte der genutzten printf() Funktion der main.c gezeigt. Damit ist erkennbar, dass der Programm-Code korrekt ausgeführt wird und die Reservierung des nötigen Speicherplatzes für dieses Prozessormodel erfolgreich ist. Hierbei muss allerdings darauf geachtet werden, dass der angegebene Speicher des Modells mit der Speichergröße des später genutzten Speichers übereinstimmen. Bei Beendigung der Simulation hat der Programmzähler den Wert 0x800001d8, welches einer Instruktion der Endlosschleife innerhalb der main() Funktion entspricht. Zeile 15 gibt die Anzahl der durchgeführten Instruktionen an, die der Vorgabe aus der Konfigurationsdatei entspricht.

In Auflistung 5.2 ist der Anfang des Tracelogs dargestellt. Durch den Log können die ausgeführten Instruktionen ausgewertet werden. In diesem Fall sind die ersten fünf Instruktionen aus der crt0.S einsehbar. Durch diesen erweiterten Log kann im Falle einer fehlerhaften Simulation nach der Ursache geforscht werden, indem die gescheiterte Instruktion zurückverfolgt und analysiert werden.

```
nfo 1: 'riscvOVPsim/cpu', 0x000000080000000(_start): Machine 00015197
auipc gp,0x15
2Info gp 00000000 -> 80015000
3Info 2: 'riscvOVPsim/cpu', 0x000000080000004(_start+4): Machine 44018193
addi gp,gp,1088
4Info gp 80015000 -> 80015440
5Info 3: 'riscvOVPsim/cpu', 0x00000008000008(_start+8): Machine 80004117
auipc sp,0x80004
6Info sp 00000000 -> 00004008
```

7	Info	4:	'riscvC	OVPsim/cpu',	$0x00000008000000c(_start+c):$ Machine ff810113
	a	ddi	sp ,	$\operatorname{sp},-8$	
8	Info	5	sp 0000	$4008 \rightarrow 0000$	4000
9	Info	5:	'riscvC	OVPsim/cpu',	$0 \times 000000080000010(_start+10):$ Machine $300 \text{fd}073$
	С	srw	i mst	atus, 31	
10	Info	1	mstatus	$00001800 \rightarrow$	00001808

Auflistung 5.2: Tracelog riscvOVPsim riscv64-unknown-elf-gcc Toolchain Toolchain

Vergleicht man die Simulation ELF-Datei, die mit der riscv64-unknown-elf-gcc Toolchain generiert wurde, mit der Simulation der ELF-Datei die mit der riscv-none-embed-gcc Toolchain kompiliert wurde und in Auflistung 5.3 dargestellt ist, ist zu erkennen, dass zum einen die Startadresse der gewünschten Adresse von 0x80000000 entspricht. Außerdem ist der Programm-Code mit ca. 34 kB deutlich kleiner als ersterer. Insgesamt verläuft die Simulation ebenfalls fehlerfrei, allerdings werden die *printf()* Befehle nicht ausgegeben, was eine schnelle Verifikation des Codes erschwert.

```
Info (OR_OF) Target 'riscvOVPsim/cpu' has object file read from
     'master-embed.elf'
<sup>2</sup>Info (OR_PH) Program Headers:
3Info (OR_PH) Type
                                 Offset
                                              VirtAddr
                                                          PhysAddr
                                                                       FileSiz
    MemSiz
                 Flags Align
                                 0x00001000 0x80000000 0x80000000 0x000021e0
4 Info (OR PD) LOAD
     0x000021fc RWE
                        1000
5 Info
6 Info
7 Info CPU 'riscvOVPsim/cpu' STATISTICS
8 Info
         Type
                                  : riscv (RVB32I+M)
<sub>9</sub>Info
         Nominal MIPS
                                  : 100
10 Info
         Final program counter : 0x8000043c
11 Info
         Simulated instructions: 1,000,000
12 Info
         Simulated MIPS
                                  : 0.1
13 Info
14 Info
15 Info
16 Info SIMULATION TIME STATISTICS
17 Info
         Simulated time
                                  : 0.01 seconds
18 Info
         User time
                                  : 7.95 seconds
19 Info
         System time
                                  : 1.09 seconds
20 Info
         Elapsed time
                                  : 9.17 seconds
21 Info
```

Auflistung 5.3: Simulationslog riscvOVPsim riscv-none-embed-gcc Toolchain

Nach 1 Mio. Instruktionen befindet sich der Programmzähler an der Adresse 0x8000043c, welche sich innerhalb der Endlosschleife der main() Funktion befindet. Abschließend kann festgehalten werden, dass beide Programm-Codes auf einem spezifikationsgerechtem RV32IM Prozessor lauffähig sind. Allerdings wurde bei beiden nicht die ISR getestet, wodurch keine vollwertige Verifizierung des Programm-Codes erreicht wird. Die Nutzung des Simulators im Zuge dieser Arbeit dient zum einen als Einarbeitung in die Handhabung des Simulators und anderseits zur ersten Überprüfung des Programm untersucht und verbessert werden, sodass die Software-Entwicklung effizienter gestalten wird. In Bezug auf den Code, der mit der riscv-none-embed-gcc Toolchain kompiliert wird, ist eine erste Verifizierung nicht möglich, da die Ausgabe der printf() Funktion an die UART Schnittstelle gesendet wird.

5.2 RTL Simulation in Vivado

Für die Verifizierung des Designs auf RTL Ebene wird das Schreiben der EKG Daten über JTAG in Vivado simuliert und das Interrupt-Verhalten ausgewertet. Hierbei wird der Blockram bereits mit dem Programm-Code initialisiert (siehe C Abbildung C.6). Die EKG Daten eines kranken Patienten liegen als .ecg Datei vor und werden über die in Auflistung 5.4 dargestellte Testbench zwei mal hintereinander in den Caeco geschrieben.

```
<sup>1</sup>'timescale 1ns / 1ns
<sup>2</sup> 'include "raifes_hasti_constants.vh"
3
<sup>4</sup>module masterthesis_tb();
                                                          signals, registers
5 / /-
6// mandatory:
                      CLK, RESET, tck, tms, tdi, ext_inter;
7 \mathrm{reg}
s reg
            [31:0]
                      result;
9 integer
                      testcase, i;
10 wire
                      nRESET, caeco_led;
11// optional
12// writing .ecg data through dmi
                      memimg_caeco_dmi[30805 - 1:0];
            [63:0]
13 r e g
                      buff caeco dmi;
            [63:0]
_{14}\,\mathrm{reg}
            [31:0]
                      sample_caeco_dmi;
15 r e g
16 integer
                      mcd caeco dmi;
17
18 / /-
                                                          DUT
<sup>19</sup>raifes_fpga_wrapper DUT(
         . clk_raw(CLK),
20
```

```
.nRESET(nRESET),
21
            .TCK(tck),
22
            .TDI(tdi),
23
            .TDO(tdo),
24
            .TMS(tms),
25
            .caeco_led(caeco_led),
26
            .uart_tx(uart_tx),
27
            .led(ledout),
28
            .sw(8'b0000000),
29
            .btnu(1'b0),
30
            . btnd(1'b0),
31
            .btnl(1'b0),
            . btnr(1'b0),
33
            . btnc(1'b0)
34
35);
36 / /-
                                                       mandatory
37 \operatorname{assign} nRESET = \sim RESET;
_{38}// clock setting on 100 MHz for board clock \rightarrow 25 MHz mcu clock
39 always
40 begin
      CLK = 1'b1;
41
      #5;
42
      CLK = \sim CLK;
43
      #5;
44
45 end
46
47//'define CLK_PERIOD 50
_{48}// speed up JTAG \rightarrow 20 MHz
<sup>49</sup> 'define CLK PERIOD 10
50 'include "jtag tasks.vh"
51 / /-
                                                        caeco dmi
<sup>52</sup> task caeco_write_dmi;
<sup>53</sup> input reg [7:0]
                               testnum;
           reg [255*8:1]
54 input
                               filename;
55 input
           reg [15:0]
                                length;
           reg[31:0]
56 output
                               result;
57 begin
      $write("JTAG Task Start: write Caeco through dmi! \n");
58
      // set cmd signal directly with dmi address of 23
59
       write ("Set the caemo signal cmd \n");
60
      jtag_write_caeco(6'h23,32'h00000001, result);
61
      // write the data
62
```

```
$write("Read ecg file for real testcase\n");
63
      mcd caeco_dmi = $fopen(filename, "rb");
64
      $fread(memimg_caeco_dmi, mcd_caeco_dmi);
      // write the data via jtag directly through the dm
66
      i = 0;
67
      for (i = 49; i < length; i = i + 1) begin
68
         // 64 - Bit = 2 Datasamples
         // get Sample 1 = 32 MSB
         buff_caeco_dmi = memimg_caeco_dmi[i];
         sample_caeco_dmi = buff_caeco_dmi[63:32];
         // check if value is not zero (for last sample)
         if (sample_caeco_dmi != 32'h0) begin
74
              $write("writing sample:
75
     "); $write(sample_caeco_dmi); $write("\n");
              jtag_write_caeco(6'h22, sample_caeco_dmi, result);
         end
         // get Sample 1 = 32 MSB
78
         sample_caeco_dmi = buff_caeco_dmi[31:0];
         if (sample_caeco_dmi != 32'h0) begin
80
               $write("writing sample 2:
81
     "); $write(sample_caeco_dmi); $write("\n");
               jtag_write_caeco(6'h22, sample_caeco_dmi, result);
82
         end
83
      end
84
      $write("JTAG Task End: write Caeco through dmi! \n");
85
86 end
87 endtask
88 / /-
                                                  Testbench start!
89 initial begin
      $write("Testbench is starting! \n");
90
      RESET \leq 1'b1; tms \leq 1'b0; tdi \leq 1'b0; tck \leq 1'b0; i \leq 32'h0;
91
      // reset the design for 2 ms to wait for the xilinx ip bram
92
      $write("Wait for BRAM \n");
93
      #2000000;
94
      RESET \leq 1'b0;
95
      \operatorname{write}(\operatorname{"JTAG TAP: reset..} n");
96
      jtag_tap_reset;
97
      $write("Initializing finished! Now starting with the testcases n");
98
99
      // if COE file is used, let the CPU run for initialization!
100
      #200000;
```

Auflistung 5.4: Testbench für Caeco Interrupt

Die Zeilen 1 bis 35 entsprechen den Standardangaben einer Verilog Testbench, bei der zuerst die Zeitskalierung angegeben wird (Z. 1), benötigte Header-Dateien referenziert werden (Z. 2), notwendige Signaldeklaration stattfinden (Z. 7 - 16) und das Device Under Test (DUT) (*Testmodul*) instantiiert wird. Die Taktfrequenz wird in Zeile 39 bis 45 auf 100 MHz gesetzt. Dies entspricht dem Takt der Entwicklungsplatine und wird innerhalb des Moduls raifes_fpga_wrapper auf 25 MHz reduziert. Die JTAG Frequenz wird in Zeile 49 auf 20 MHz gesetzt.

Der zentrale JTAG Task caeco_write_dmi, durch den die EKG Daten eingelesen und an das DTM gesendet werden, ist in den Zeilen 53 bis 87 beschrieben. Dieser Task nimmt die drei Funktionsargumente testnum, filename und length entgegen und gibt result zurück, wobei das Argument testnum nur für Debug-Zwecke verwendet wird. Durch die Variable filename wird die EKG Datei referenziert. Diese kann entweder mit einem absoluten Systempfad angegeben werden, oder dem Vivado Projekt unter Simulationsdateien hinzugefügt und daraufhin allein mit dem Dateinamen referenziert werden. Über die Variable length wird angegeben, wie viele Zeilen der EKG Datei, bestehend aus 128 bit, eingelesen und geschrieben werden sollen. Der erste Schreibbefehl an den Caeco erfolgt in Zeile 61. Hier wird das Signal CMD des Caecos gesetzt und somit der Start des Datenschreibprozesses markiert. Mit dem Task jtag_write_caeco, welcher in der Datei jtag_tasks.vh definiert und in Auflistung 5.5 dargestellt ist, wird an die DMI Adresse 0x23 der Wert 1 gesendet.

```
1 task jtag_write_caeco;
2 input [5:0] dmiaddr;
3 input [31:0] wdata;
4 output reg [31:0] result;
5 begin
6 jtag_dmi_write(dmiaddr,wdata,2'h2,result);
7 end
8 endtask
```

Auflistung 5.5: JTAG Task jtag_write_caeco

Der aufgerufene Task jtag_dmi_write steuert direkt den JTAG TAP durch den das DMI Register beschrieben wird und die Daten an das DTM gesendet werden (siehe Anhang B, Auflistung B.3). Danach wird die EKG Datei eingelesen. Die notwendigen Befehle finden sich in Zeile 64 und 65 wieder. Dabei wird die Datei zuerst mit dem Befehl \$fopen als lesbare Binärdatei ("rb") in der Variable mcd_caeco_dmi gespeichert und danach in den 64 bit breiten Buffer meming_caeco_dmi geschrieben. Durch die For-Schleife in den Zeilen 68 bis 86 werden nun die Daten als 32 bit Datenworte in den Caeco geschrieben. Dazu werden zuerst die höherwertigsten 32 bit des Buffers zwischengespeichert und mit dem Task jtag_write_caeco and die DMI Adresse 0x22 gesendet (Z. 76). Gleiches wird mit den niederwärtigsten 32 bit des Buffers durchgeführt (Z. 82). Die For-Schleife endet mit der Erreichung des übergebenen Wertes aus length.

Die Zeilen 89 bis 110 beschreiben den eigentlichen Testablauf. Dabei werden zu Anfang alle Steuersignale, bis auf das Signal RESET, auf den Wert null gesetzt (Z. 91). Daraufhin wird für 2 ms gewartet. Diese Zeit benötigt der Blockram für die Initialisierung. In Zeile 95 wird das Signal RESET ebenfalls auf den Wert null gesetzt und der Prozessor beginnt mit der Arbeit. Danach wird der JTAG TAP zurückgesetzt und der Prozessor für 200 µs ausgeführt, damit die Initialisierung beendet werden kann. Zum Abschluss wird zweimal der Task caeco_write_dmi aufgerufen, um die EKG Daten in den Caeco zu schreiben.

5.2.1 Programmzähler bei Initialisierung nach Reset

Durch die Testbench wird anfangs das Reset-Signal für 2ms auf den Wert null gesetzt, danach beginnt der Prozessor mit der Abarbeitung der Instruktionen. Durch den Initialisierung-Code der crt0.S Datei und der main.c werden wichtige Größen wie der global pointer, stack pointer und der Speicherplatz für die Caecoergebnisse geladen und reserviert. Dieses Verhalten des Prozessors ist nach einem Zurücksetzen zu beobachten.



Abbildung 5.1: Simulationsüberblick und FPGA Ports

Dabei ist darauf zu achten, welche Instruktionen als erstes geladen und ausgeführt werden. In Abbildung 5.1 ist der Zeitpunkt nach dem Zurücksetzen des Prozessors abgebildet. Bei der markierten Zeit von 2 000 080 000 ns hat der aktuelle Programmzähler PC_DX den Wert 0x8000000 und lädt die Instruktion 00000197. Die nächste zu ladende Instruktion wird durch das Signal PC_IF angegeben und zeigt auf die Adresse 0x80000004, welche auf die Instruktion 0ec18193 zeigt. Vergleicht man diese Instruktionen mit denen aus dem kompilierten Programm-Code (vgl. Auflistung A.8 Z. 8 und 9), ist festzustellen, dass die erste Instruktion des Programmcodes korrekt geladen wird. Gleiches gilt für die folgenden Instruktionen.

5.2.2 Abgeschlossene Initialisierung "run!"

Die Initialisierung des Programm-Codes ist ab dem Zeitpunkt abgeschlossen, an dem innerhalb des C Programms die Endlosschleife aufgerufen wird (siehe Auflistung 4.2 Z. 34). Davor wird allerdings die Zeichenkette "run!" per UART ausgegeben, wodurch das Ende der Initialisierung auch in der Simulation erkennbar gemacht wird. Das Zeichen "r" wird ab der 30 237,48 µs übertragen, dargestellt in Abbildung 5.2.



Abbildung 5.2: Übertragung des Zeichens r per UART

Zuerst wird das Startbit übertragen, indem das Signal uart_tx auf den Wert null gesetzt wird. Folgend werden acht Datenbits gesendet, wobei mit dem LSB begonnen wird. Daraus resultiert das Byte mit dem Wert 01110010. Dies entspricht dem Dezimalwert von 114 und somit dem Buchstaben r des UCS Transformation Format (UTF)-8 Standard. Das Senden der gesamten Zeichenkette und damit der Abschluss der Initialisierung ist bzgl. einer erfolgreichen Speicherplatzreservierung bei 105 419,92 µs erreicht.

5.2.3 Schreiben der EKG Daten über das DMI

Nach der Initialisierung wartet der Prozessor auf einen durch den Caeco ausgelösten Interrupt. Wie bereits erläutert, resultiert der Interrupt aus einer abgeschlossenen Berechnung des Caecos. Dafür wird während der Initialisierung der Task caeco_write_dmi aufgerufen, sodass die EKG Daten in den Caecos geschrieben werden. Vor dem Schreiben der Daten erfolgt allerdings der Startbefehl, indem das Signal cmd des Caecos auf eins gesetzt wird. Dies beginnt ab 2207,35 µs abgebildet in Abbildung 5.3. Es ist zu erkennen, dass die Eingangssignale dmi_addr und dmi_wdata die Steuerwerte 0x23 und 0x1 haben. Damit wird auch das Ausgangssignal caeco_cmd im nächsten Takt auf den Wert eins gesetzt. Somit wird die Ansteuerung des DM über die JTAG Schnittstelle korrekt umgesetzt. Das caeco_cmd Signal wird an das Caecointerface weitergeleitet (siehe Abbildung 5.4). Durch das Setzen des Eingangssignals dm_cmd des Caecointerfaces springt die Zustandsmaschine in den Zustand CTRL_DM und das Eingangssignal cmd des Caecos wird für einen Takt gesetzt.



Abbildung 5.3: DMI Signale bei Schreiben des Caecos cmd

Einen Takt später wird der Beginn des Datenschreibens durch das Setzen des Signals led signalisiert. Nachdem das Startsignal erfolgreich an den Caeco gesendet wurde, kann mit dem Schreiben der Daten begonnen werden.

								2,207	,480.00	0 ns					
Name	Value		2,207,5	350 ns	2,207	,400 ns	2,207,4	150 ns	2,207,	500 ns	2,2	07,550 n	s 2	,207,6	į
15 CLKout	1														
🗸 🚉 Caeco															
🖫 rst	0														_
🖫 en	0							-			_				
🖫 wen	1														
> 者 addr[31:0]	ffffff3c		_												
> 者 wdata[31:0]	00000044	000.		000001	X	f8f8f8	3f8		00000	044		0000000	īχ	000000	90
> 者 dm_wdata[31:0]	00000001	-		C	0000000)	_								
🖫 dm_wen	0				_			-			_				_
😼 dm_cmd	1	_			_			_			1				_
> 🔧 rdata[31:0]	00000000						_								_
🔓 res_inter	0				_		_								_
냲 led	0	<u> </u>			-										
> 🍣 din[15:0]	0000								_						
> 🍣 result[31:0]	00000000						-								_
🍱 invalid	0						-								_
🍱 inready	0										_				
🍱 resultvalid	0	_					_	-			_				
🔓 cmd	0				-										
> 🐳 datahalf_r[15:0]	0000	_													
> 考 state[3:0]	0					0			X	5		6	\supset		_
> 🐳 next_state[3:0]	5				0				<u>5 X</u>	6					_
🔱 invalid_r	0						_	-							
15 ctrl_r	0											5			
15 led_r	0		0												

Abbildung 5.4: Caecointerface Signale bei Schreiben des Caecos cmd

Dabei bleibt das Signal led solange auf den Wert eins, bis der Caeco seine Berechnung abgeschlossen hat und somit das Signal resultvalid des Caecos gesetzt wird. In Abbildung 5.5 ist der Zeitpunkt vom Schreiben der ersten Daten bei 2213,4 µs abgebildet.

Zum markierten Zeitpunkt wird das DM Signal caeco_wen gesetzt, da die DMI Adresse dmi_addr den Wert 0x22 hat und damit Daten in den caeco geschrieben werden sollen. Die zu schreibenden Daten dmi_wdata haben den Wert 0xef08f307. Hierbei sind die höherwertigen 16 bits die Daten des ersten Kanals und die niederwertigsten 16 bits die Daten des zweiten Kanals. Die Reihenfolge der Bytes beider Datenwörter ist vertauscht, sodass sich die folgenden zuschreibenden Datenworte ergeben:

- Kanal 0: 0x08ef
- Kanal 1: 0x07f3

Durch das Setzen des Signals caeco_wen bzw. dm_wen springt die Zustandsmaschine des Caecointerfaces in den Zustand WDA0_DM, um die Daten des ersten Kanals zu schreiben. Dafür wird der Wert 0x08ef in das Register datahalf_r und geschrieben. Dadurch liegen die Daten am Eingangssignal din des Caecos an. Außerdem wird das Signal invalid gesetzt, um die Daten am Eingang des Caecos tatsächlich zu schreiben. Im nächsten Takt springt die Zustandsmaschine in den Zustand WDA1_DM und das zweite Datenwort 0x07f3 wird geschrieben.



Abbildung 5.5: DMI und Caecointerface Signale bei Schreiben der Daten

Danach wird das Signal invalid auf den Wert null gesetzt. Damit ist der Schreibvorgang des ersten Datenwortes abgeschlossen. Durch eine Optimierung innerhalb des Caecos benötigt dieser aktuell nicht den kompletten Datensatz, um eine Berechnung durchzuführen. So werden für die vorliegende Testbench 68 288 bits geschrieben. Dies ist nach 14,7981 ms abgeschlossen.

5.2.4 Interrupt-Verhalten bei gültigem Ergebnis des Caecos

Solange der Caeco kein gültiges Ergebnis vorliegen hat, arbeitet der Prozessor im Stromsparmodus und überprüft, ob der Ergebnisspeicher beschrieben wurde. Bei einem gültigen Ergebnis setzt der Caeco das Signal resultvalid und ein Interrupt wird ausgelöst. Dadurch wird die ISR $l_1_caeco_interrupt_handler()$ abgearbeitet und das Ergebnis in den reservierter Speicher geschrieben. Der Zeitpunkt des Interrupts ist demnach genauer zu untersuchen. Dabei ist entscheidend, ob die Sprungadresse korrekt gewählt, die Rücksprungadresse korrekt gespeichert und das Ergebnis per UART ausgegeben wird. In Abbildung 5.6 ist der Zeitpunkt der Ergebnisausgabe bzw. des Interrupt bei 53,245 32 ms mit den Signalen des Caecointerfaces abgebildet.



Abbildung 5.6: Caecointerfacesignale bei Ergebnis

Nach Abschluss der Berechnung wird das Ausgangssignal resultvalid auf den Wert eins gesetzt und das Ergebnis in das Register rdata geschrieben. Mit dem nächsten Takt wird das Signal led auf den Wert null gesetzt, um das Ende der Rechnung zu signalisieren. Um den Interrupt auszulösen, wird das Signal resultvalid über das Signal res_inter an den Prozessor weitergeleitet. Die Signale des Prozessors zum selben Zeitpunkt sind in Abbildung 5.7 dargestellt.

Der Interrupt des Caecos ist an den Signalen ext_interrupts, interrupt_pending und interrupt_taken zu erkennen. Durch den Interrupt wird das LSB des Signals ext_interrupts gesetzt. Dadurch wird der Interrupt ausgelöst und die Signale interrupt_pending und interrupt_taken werden ebenfalls gesetzt. Der Prozessor ermittelt daraufhin die Sprung- und Rücksprungadresse. Für die Ermittlung der Sprungadresse wird die bereits in Auflistung 3.20 erläuterte Fallunterscheidung vollzogen. Die Adresse des Trap-Handler wurde vorher in das Register mtvec geschrieben und hat den Wert 0x800000c4 (siehe Anhang A.3.3, Auflistung A.8 Z. 62). Für den vorliegenden Interrupt ist die Zieladresse zum $l_1_caeco_interrupt_handler()$ somit 0x800000c. Diese wird einen Takt später korrekt als neuer Programmzähler für die nächste Instruktion gesetzt. Wiederum einen Takt später liegt die Adresse im aktuellen Programmzähler an und der Sprungbefehl 0x27c0006f zum $l_1_caeco_interrupt_handler()$ wird ausgeführt. Dadurch wird als nächstes die Instruktion an der Adresse 0x80000344 geladen, welche den Beginn des $l_1_caeco_interrupt_handler()$ markiert (siehe Anhang A.3.3, Auflistung A.8 Z. 69).



Abbildung 5.7: Prozessorsignale bei Ergebnis

Die Rücksprungadresse, zu der nach dem Ende des Interrupts gesprungen wird, wird im Register epc gespeichert und hat den Wert 0x80000430. Zum Zeitpunkt des Interrupts ist dies die Adresse, bei der Instruktion 0x1e87a703. Diese Instruktion wird allerdings nicht ausgeführt, sodass nach dem Interrupt der Programm-Code an dieser Stelle weitergeführt werden muss. Damit wird auch die Rücksprungadresse korrekt gespeichert.

Der Rücksprung zu der *main()* Funktion erfolgt nach 1680 ns. Da nun ein Ergebnis in den Speicher geschrieben worden ist, wird die If-Bedingung der *main()* erfüllt und das Ergebnis wird über die UART Schnittstelle ausgegeben (siehe Auflistung 4.2, Z. 35). In Abbildung 5.8 ist erkennbar, dass das Signal uart_tx kurz nach dem Interrupt anfängt zu arbeiten und insgesamt 14 Zeichen ausgibt. Diese Zeichen entsprechen der Zeichenkette der *main()* Funktion "\n result: 1\n".

										53.24	53	20000	ms								
Name	Value	0 ms	- 1-	 20	ms,	ιĨ.	 40	ms .	Ĩ.		6	50 ms				80	ms	. 1	 	100	ms
15 CLKout	1				10100									1000							
> 🛋 PC		-																			
> 💢 CSR																					
> 🛋 DM																					
Y 🛄 TOP		-							_												
15 CLK	1																				
👊 clk_raw	1									÷											
15 RESET	0			_			 _				_					_					
🔩 tck	0																				_
🙄 tms	0			_							_					_				_	
🍱 tdi	0										4									-	
🖫 TDO	0	-																			
🍱 uart_tx	1																				
🖔 caeco_led	1													_						-	
> 🐳 i[31:0]	0000045c	0									4	000	0045	c						5	
> 🐳 buff_cai[63:0]	33081d08	0								1 8	33	081dC	8320	31e0	8						
> 🐳 samplei[31:0]	32081e08	0										320	81e0	8						2	
> 🐳 mcd_cae[31:0]	ffffble0	\bigcirc								ff	ff	ble0									

Abbildung 5.8: UART Verhalten bei Ergebnis

Dadurch ist ebenfalls verifiziert, dass die ISR korrekt ausgeführt und das Ergebnis über die UART Schnittstelle übertragen wird. Dies kann unter anderem dazu genutzt werden, um die Ergebnisse des Caecos außerhalb des Prozessors zu speichern oder weiter zu verarbeiten. Abschließend ist festzuhalten das sowohl der Caeco als auch der Prozessor das erwartete Verhalten aufzeigen und dadurch das Zusammenspiel von Hard- und Software gegeben ist. Die Ansteuerung und das Beschreiben des Caecos mit Daten über die JTAG Schnittstelle ist erfolgreich implementiert. Bei Fertigstellung eines Rechenergebnis durch den Caeco wird wie gewünscht ein Hardware-Interrupt ausgelöst, wodurch in erster Instanz der Trap-Handler aufgerufen wird, der wiederum die ISR aufruft. Hierbei wird die korrekte Rücksprungadresse gespeichert und der Prozessor arbeitet nach dem Interrupt in der main() weiter. Die Ausgabe des Ergebnisses über die UART Schnittstelle funktioniert ebenfalls für zwei simulierte Interrupts.

Im folgenden Abschnitt wird das implementierte Design auf dem FPGA geprüft. Hierbei wird der Interrupt allerdings nicht durch den Caeco, sondern durch einen Schalter auf der Entwicklungsplatine ausgelöst, damit das Interrupt-Verhalten verifiziert werden kann.

5.3 Hardware-Verifizierung FPGA Design

Zusätzlich zu der RTL Simulation wird das Design auf dem FPGA implementiert und getestet. Hierbei werden vor der Implementierung die Änderungen aus Abschnitt 3.2.6 eingefügt, sodass ein manueller Interrupt durch den Schalter 16 ausgelöst werden kann.

Im ersten Schritt wird das Design durch eine RTL Simulation geprüft. Hierbei entspricht die Testbench in großen Teilen der Testbench aus Auflistung 5.4. Allerdings werden die beiden Tasks zum Schreiben des Caecos durch eine For-Schleife ersetzt, durch die das Signal ext_inter gesetzt wird und so ein manueller Interrupt mehrfach simuliert wird. Die Änderungen der Testbench sind

in Auflistung 5.6 dargestellt. Zusätzlich wird dem DUT der zusätzliche Port ext_inter hinzugefügt. Nach der Zurücksetzung des Prozessors für 2 ms wird für 105 ms gewartet, damit die Initialisierung abgeschlossen werden kann. Danach erfolgt die Simulation des manuellen Interrupts durch die For-Schleife.

1 / /	Testbench start!
2 init	tial begin
3	$\operatorname{write}(\operatorname{"Testbench is starting! \n"});$
4	RESET <= 1'b1; tms <= 1'b0; tdi <= 1'b0; tck <= 1'b0; i <= 32'h0;
5	// reset the design for 2 ms to wait for the xilinx ip bram
6	$\operatorname{Swrite}(\operatorname{"Wait for BRAM \n"});$
7	#2000000;
8	RESET ≤ 1 'b0;
9	$\operatorname{write}("JTAG TAP: reset \ n");$
10	jtag_tap_reset;
11	write("Initializing finished! Now starting with the testcases n ");
12	#60000000;
13	
14	for $(i = 0 ; i < 5 ; i = i + 1)$ begin
15	$ext_inter \ll 1'b1;$
16	#500;
17	$ext_inter <=1'b0;$
18	#60000000;
19	end
20	\$finish();
$_{21}\mathrm{end}$	
22 endr	nodule

Auflistung 5.6: Testbench für manuellen Interrupt

Das Ergebnis der Simulation ist in Abbildung 5.9 dargestellt. Hierbei wird das genaue Verhalten des Prozessors nicht erneut analysiert, da sich weder etwas an dem Programm-Code noch an der Implementierung bzgl. des Interrupts geändert hat. Hauptsächlich wird geprüft, ob der manuelle Interrupt durch die Betätigung des Schalters ausgelöst wird. Gleich zu Beginn werden analog zu der Simulation aus dem vorherigen Abschnitt Daten über die UART Schnittstelle gesendet. Dies entspricht dem Initialisierungsvorgang und ist nach ca. 46 ms abgeschlossen. Danach wird das Signal ext_inter gesetzt, die ISR wird aufgerufen und über die UART Schnittstelle wird das Ergebnis ausgegeben. Da der Caeco nicht arbeitet, entspricht das Ergebnis in dieser Simulation immer dem Wert null, da dies der Wert ist, mit dem das Register des Caecos initialisiert wird. Nach der Simulation wird das Design unter Vivado synthetisiert und für die Entwicklungsplatine Nexys4 DDR implementiert.

							1	62,001	600000	ms							
Name	Value	0 ms	20 ms	 	40 ms	Tara a	60	ms	La a	8	80 ms	. 1 .	1.1.1	100	ms	Lere	120 ms
🖏 CLKout	1																
> 其 PC																	Contract of Contract
> 💢 CSR																	
> 📜 DM																	
V 🔍 TOP																	
15 CLK	1	1990 - C.															1.0
🐚 clk_raw	1	1															
15 RESET	0									_							
🙄 tck	0	1	_				_							_			
🍱 tms	1				<u>1</u>					1							5
15 tdi	0																
🖫 TDO	Х	-		_			_			-							
🖏 uart_tx	1	_															
🖫 caeco_led	0	_	_					_		_							
🔱 ext_inter	1		 	 										_			1
> 🔧 i[31:0]	00000000						00000	000									(0)

Abbildung 5.9: Signale FPGA bei manuellem Interrupt

Damit kann der FPGA programmiert und auf das Design auf der Hardware getestet werden. Für den Empfang der Daten per UART wird das Programm HTerm 0.8.5 verwendet. In Abbildung 5.10 ist der Empfang der Daten über HTerm abgebildet. Hierbei ist der UART Port der Entwicklungsplatine bei der lokalen Entwicklungsmaschine als COM5 Port angeschlossen. Die Baudrate beträgt 115200 baud und es werden achten Daten- und zwei Stopbits gesendet.

💤 HTerm 0.8.5	
File Options View I	Help
Disconnect Po	rt COM5 v R Baud 115200 v Data 8 v Stop 2 v Parity None v CTS Flow control
Rx 72	Reset Tx 0 Reset Image: Count O image: Cou
Clear received	Ascii Hex 🗸 Dec Bin Save output 💌 Clear at 0 🔹 Newline every 0 🔹 Autoscroll Show errors Newline after ms receive pause (0=off) 0 💌
Sequence Overview	X Received Data
	032 111 107 010
	1010
	r u n ! w 032 114 117 110 033 010
	010
	032 114 101 115 117 108 116 058 032 048 010
	032 114 101 115 117 108 116 058 032 048 010
	032 114 101 115 117 108 116 058 032 048 010
	result: 0 w
	032 114 101 115 117 108 116 058 032 048 010
	result: 0 w
	032 114 101 115 117 108 116 058 032 048 010
	Selection (-)

Abbildung 5.10: Empfang der Daten beim Hardwaretest

Nach einem Zurücksetzen des Prozessors werden die Zeichenketten "\n ok\n" und "\n run!\n" direkt übertragen (siehe dazu Auflistung 4.2 Z. 27 und Z. 33). Nach jeder Auslösung des Schalters wird die ISR aufgerufen, durch die das Ergebnisregister des Caecos ausgelesen und und die Zeichenkette "\n result: 0\n" über die UART Schnittstelle gesendet wird.

Zusammenfassend ist festzustellen, dass das Interrupt-Verhalten des Prozessors erfolgreich geprüft worden ist. Bei der Initialisierung werden die erwarteten Zeichenketten gesendet. Ein Interrupt lässt sich durch die Betätigung des Schalters mehrfach hintereinander erzeugen und führt immer zum selben Ergebnis. Auch nach der erneuten Zurücksetzung des Prozessors läuft der Betrieb weiterhin stabil. In den folgendem Abschnitt wird auf das Debugging des Prozessors unter Eclipse als zusätzlicher Verifizierungsschritt eingegangen.

5.4 Debugging unter Eclipse

Das Debugging unter Eclipse erlaubt zum einen die Nutzung genereller Debug-Möglichkeiten des Prozessors bzgl. des stepmode (Schritt-für-Schritt) Debugging und das Setzen von breakpoints (Haltepunkte). Zusätzlich dazu kann die Initialisierung genauer beobachtet werden. Die Möglichkeit den Prozessor während eines Interrupts zu beobachten ist nicht gegeben, da im Debug-Modus keine Interrupts abgearbeitet werden. Dazu wird der FPGA unter Vivado 2020.1 zuerst mit dem implementierten Zieldesign programmiert. Für das Debugging ist die Entwicklungsplatine zum einen durch die UART Schnittstelle, zum anderen durch den JTAG Adapter mit der lokalen Entwicklungsmaschine verbunden. Während des Debuggings ist das Programm HTerm aktiv, um die per UART Schnittstelle übertragenen Daten zu empfangen. Sind alle Bedingungen erfüllt, wird in Eclipse IDE das Debugging gestartet. Der erste breakpoint wird in Zeile 45 der main.c gesetzt, da in dieser Zeile der erste *printf()* Befehl aufgerufen wird, der bei einer erfolgreichen Speicherplatzreservierung ausgeführt wird (siehe Abbildung 5.11). Die linke Spalte zeigt den Programm-Code in C, die rechte Spalte die aktuellen Instruktionen. Dadurch dass die Speichereservierung erfolgreich war, wird der *printf()* Aufruf in Zeile 45 ausgeführt. Aufgrund des gesetzten breakpoints stoppt die Programmausführung in Zeile 45. Bis zu diesem Zeitpunkt sind keine Daten per UART Schnittstelle geschickt bzw. empfangen worden. Lässt man dann den Programm-Code weiterlaufen, wird die Zeichenkette ausgegeben. Neben der resume (fortsetzen) Funktion für das Debugging, durch die der Programm-Code bis zum nächsten breakpoint ausgeführt wird, existiert noch die step-into (Schritt-für-Schritt) Funktion. Dadurch kann von Instruktion zu Instruktion gesprungen werden, was ein genaues Debbuging ermöglicht. Ist der Befehl in Gänze abgearbeitet worden, so wird auch die Zeichenkette übertragen und unter HTerm empfangen (siehe Abbildung 5.12).

Damit ist nachgewiesen, dass das Debugging des Prozessors möglich ist. Die Grenze des Debugging liegt allerdings darin, dass der Aufruf und die Ausführung der ISR nicht beobachtet werden kann, ähnlich wie bei der Simulation durch den riscvOVPsim Instruktionssimulator.

🖻 main.c 🛱 🖻 crt0.S 🕒 airi5c_sysc 🕞 makefile 📧 0x80000434 🍟	(x)= Variables	Breakpoint	is % Expressions 🛋 Modules 🎬 Disassembly 🛛 🛣 Peripher
6 Copyright :	A 800003a	c: addi	sp,sp,-16
7 Description : POMAA Final Code. Reading caeco information	800003b	0: sw	ra,12(sp)
8	800003b	4: SW	s0,8(sp)
9 */	800003b	8: addi	s0. sp. 16
10	42	sto	rage = (int *) malloc(1000 * sizeof(int)):
11 #include <stdio.h></stdio.h>	800003b	c: lui	a5,0x1
12 #include <stdlib.h></stdlib.h>	800003c	0: addi	a0.a596 # 0xfa0
13 #include <stdbool.h></stdbool.h>	800003c	4: jal	ra.0x80000474 <malloc></malloc>
14 #include "airi5c_syscalls.h"	800003c	8: mv	a5.a0
15 // globals	8000030	c: mv	a4.a5
16 int *cur_res = NULL; // saves the current result = pointer	800003d	0: lui	a5.0x80002
17 int *out_res = NULL;	800003d	4: SW	a4.492(a5) # 0x800021ec
18 int *storage = NULL;	44	if(storage (= NULL) {
19	800030	8. lui	a5 0x80002
20	800003d	c: lw	a5,492(a5) # 0x800021ec
21	8000030	0: bogz	a5,492(a5) # 0,00002100
22 void exception handler(void) attribute((interrupt)):	80000JE	o. Deq2	npintf("\n_ok\n");
23@void exception handler(void){	2000030	4. 1	25 AV8002
24 // do nothing	* 800003e	4. IUI	ab, 0x00002
25 }	8000030	o. duui	a0, a5, 200 # 00000000000000000000000000000000
26	8000036	C: Jai	
27 void 1 1 caeco interrunt handler(void) attribute((interrunt)):	800005T	6: J	0x80000400 <main+84></main+84>
28 void 1 1 caeco interrunt handler(void)	4/	4. 7.1	printt((n tail(n);
29 // getting the caeco address	8000031	4: 101	a5,0x80002
30 int* nointer - (int *) 0xc00000c0:	8000031	8: add1	a0, a5, 288 # 0x80002120
31 // read from the caeco address	8000031	c: jai	ra,0x800008cc <puts></puts>
32 int value - *nointer:	250	cur	_res = storage;
33 // write the result to the first nointer	8000040	0: 101	a5,0x80002
34 *cup per e value:	8000040	4: IW	a4,492(a5) # 0x800021ec
35 // increment the address of the storage	8000040	8: Iui	a5,0x80002
36 there are address of the storage	8000040	c: sw	a4,484(a5) # 0X800021e4
37 1	51	out	_res = storage;
20	8000041	0: 1u1	a5,0x80002
300 int main (woid)	8000041	4: 1w	a4,492(a5) # 0x800021ec
	8000041	8: Iui	a5,0x80002
40 (41 // allocate storage	8000041	c: sw	a4,488(a5) # 0x800021e8
<pre>// allocate stol age // a</pre>	252	pri	nt+("\n run!\n");
42 Storage = (int) mailoc(1000 SizeOr(int));	8000042	0: 1u1	a5,0x80002
43 // check if the storage is available	8000042	4: addi	a0,a5,296 # 0x80002128
$\frac{1}{(\text{storage})} = \frac{1}{(\text{storage})}$	8000042	8: jal	ra,0x800008cc <puts></puts>
	54		<pre>if (out_res != cur_res){</pre>
$\frac{10}{12} \text{printf("\n fail\n")}$	8000042	c: lui	a5,0x80002
	8000043	0: 1w	a4,488(a5) # 0x800021e8
40 }	8000043	4: lui	a5,0x80002
749 // set pointers to start address	8000043	8: Iw	a5,484(a5) # 0x800021e4
50 cur_res = storage,	8000043	c: beq	a4,a5,0x8000042c <main+128></main+128>
51 OUL_res = storage,	55		<pre>printf("\n result: %p\n", *out_res);</pre>
$r_2 \qquad \text{while} (1)($	8000044	0: lui	a5,0x80002
55 WHILE (1) 54 if (out not le cun not)(8000044	4: lw	a5,488(a5) # 0x800021e8
The second secon	8000044	8: lw	a5,0(a5)
<pre>printt("\n result: %p\n", "out_res);</pre>	8000044	c: mv	a1,a5
<pre>>b ++out_res;</pre>	8000045	0: lui	a5,0x80002
	8000045	4: addi	a0,a5,304 # 0x80002130
-58 }	8000045	8: jal	ra,0x800006f0 <printf></printf>
29 }	_ 56		++out_res;

Abbildung 5.11: Breakpoint nach Speicherplatzreservierung

HTerm 0.8.5																														
File Options Vie	w Help																													
Disconnect	Port	OM5		~ R	Bau	d 115	5200	~	D	ata 8	~	Stop	2	~	Parity	Nor	e v] стѕ	Flow	contr	ol								
Rx	29 R	eset 1	īx 🗌		0	Rese	t	Count	t 0	•				0	Reset	N	lewlin	e at 🛛	LF	~		Show	v new	line						
Clear received	Asci	i 🗌 Hex	🗹 Dec	Bir	n	Save o	output	•		Clear	at C)		Newlir chai	ne ever acters	y 0	C		Au	toscr	oll	Sho	w err	ors	Ne rec	wline a	after ause (f	. ms 0=off)	0	•
Sequence Overview	×	Received	l Data																											
		1 010 032 1	2 3 0 k 11 107	4 vi 010	5 4	6 7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31 3:

Abbildung 5.12: HTerm Ausgabe der ersten Zeichenkette

Dies liegt daran, dass ein Debug-Zugriff immer eine höhere Priorität als ein Interrupt besitzt und damit nicht auf Interrupts reagiert. Im Zuge dieser Arbeit wurde dies dadurch getestet, dass das
Design aus Abschnitt 5.3 implementiert worden ist, und während des Debbuging eine manueller Interrupt ausgelöst wurde. Die ISR wurde dadurch allerdings nicht ausgelöst. Trotzdem ist die Debug-Funktion für die Verifizierung des Prozessors ein notwendiges Werkzeug und kann für die punktuelle Verifizierung der Funktionalität und des Programm-Codes genutzt werden.

6 Zusammenfassung und zukünftige Arbeiten

Abschließend kann festgehalten werden, dass die Integration des Caecos in den Raifes RV32IM erfolgreich simuliert und auf der Hardware verifiziert wurde. Dazu wurde das Design mit dem implementierten Caeco inklusive der Übertragung von Daten über die JTAG Schnittstelle auf RTL Ebene simuliert. Die Ergebnisse zeigen, dass das Schreiben der EKG Daten parallel zum eigentlichen Prozessorbetrieb durchgeführt werden kann. Bei einem gültigen Ergebnis des Caecos wird der Trap-Handler aufgerufen und damit auch die ISR. Danach setzt der Prozessor seine Arbeit an gewünschter Stelle fort. Für die Verifizierung des Design auf dem FPGA wurde der Caeco Interrupt durch einen manuellen Schalter der Entwicklungsplatine ersetzt und mehrmals hintereinander ausgelöst. Wie gewünscht ist das der Simulation beobachtete Verhalten zu erkennen gewesen. Die gesamte Hardware-Entwicklung wurde durch die Gitlab DevOps automatisiert. Dabei sind die fünf Pipeline Stages erfolgreich durchlaufen worden, bei denen die HDL Dateien durch Vivado 2020.1 im Batch Project Flow Modus zu einem Projekt erstellt, synthetisiert, implementiert und anschließend simuliert wurden. Dadurch wird der Entwicklungsprozess optimiert und kann für spätere Projekte ausgebaut und verfeinert werden. Das gesamte Design umfasst 5015 LTUs, von denen 1052 zum Caeco gehören.

Ein lauffähiger Programm-Code, der in C und im RISC-V Assembler entwickelt wurde, ist durch den Instruktionssimulator riscvOVPsim getestet und daraufhin in der RTL Simulation verwendet worden. Das Programm erwartet einen 256 kB großen Speicher, der durch das Linkerskript angepasst werden kann. Es werden bei der Initialisierung 4 kB für die Ergebnisse des Caecos reserviert. Für die Kompilierung des Programms in der Eclipse IDE wird die xPack riscv-none-embed-gcc v8.3.0 Toolchain verwendet. Um die ELF Datei für die Xilinx Speicher nutzbar zu machen, wurden zwei Rust Programme entwickelt, durch die der Code in eine MEM bzw COE Datei umgewandelt werden kann. Auch das Debugging wurde unter Eclipse erfolgreich durchgeführt, wobei das Setzen von breakpoints und der step-into Modus ebenfalls getestet wurde.

Für zukünftige Arbeiten der Test der EKG Datenübertragung über die JTAG Schnittstelle und das dazugehörige Verhalten des Caecos notwendig. Dies wurde in dieser Arbeit auf der FPGA Ebene nicht verifiziert. Außerdem wird das Debugging dadurch erschwert, dass während eines Debugzugriffs externe Interrupts, wie die des Caecos, nicht berücksichtigt werden und dadurch das Verhalten bei einer Trap nicht untersucht werden kann. Hier muss einerseits natürlich an die RISC-V Spezifikation berücksichtigt werden, allerdings wäre eine Debug-Möglichkeit für Interrupts eine hilfreiche Erweiterung für spätere Implementierungen, da einen wesentlicher Bestandteil von Software-Lösungen in eingebetteten Systemen darstellen. Ein weiterer Punkt ist die Verbesserung der Gitlab CI/CD Struktur. Hier können zusätzliche Möglichkeiten der Verifizierung implementiert

Zusammenfassung und zukünftige Arbeiten

werden, z.B. eine automatisierte Auswertung der Simulationsergebnisse. Parallel dazu kann die Testbench so erweitert werden, das vor allem die Werte der Allzweckregister bei jeder Instruktion geloggt werden, sodass eine Vergleichsgrundlage zu anderen Simulationsmodellen geschaffen wird. Abschließend besteht die Möglichkeit am Simulationsansatz über riscvOVPsim anzuknüpfen und die Verifizierung weiter auszubauen, indem z.B. vorhandene Debug-Funktionen genutzt werden. Es wäre auch möglich, die Prozessorarchitektur des Raifes RV32IM in den Simulator einzubinden, sodass genauere Untersuchungen stattfinden können. Im Vergleich dazu könnte man andere Simulatoren wie z.B. QEMO testen und Unterschiede in der Performance oder in den vorhandenen Möglichkeiten aufzeigen.

Literaturverzeichnis

- KIRCHNER, Dr. F.: POMAA: Pareto-Optimaler MAchine Learning ASIC. https://robotik. dfki-bremen.de/de/forschung/projekte/pomaa/. - Letzter Zugriff: 21.07.2020
- BRINKSCHULTE, Uwe; UNGERER, Theo: Mikrocontroller und Mikroprozessoren. Berlin, Heidelberg: Springer Berlin Heidelberg, 2010. http://dx.doi.org/10.1007/978-3-642-05398-6. http://dx.doi.org/10.1007/978-3-642-05398-6
- WÜST, Klaus (Hrsg.): Mikroprozessortechnik: Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern. 4., aktualisierte und erweiterte Auflage. Wiesbaden : Vieweg Teubner Verlag / Springer Fachmedien Wiesbaden GmbH Wiesbaden, 2011 (Studium). http://dx.doi.org/10.1007/978-3-8348-9881-4. http:// dx.doi.org/10.1007/978-3-8348-9881-4. - ISBN 978-3-8348-0906-3
- BÄHRING, Helmut (Hrsg.): Anwendungsorientierte Mikroprozessoren: Mikrocontroller und Digitale Signalprozessoren. 4., vollst. überarb. Aufl. Berlin : Springer, 2010 (EXamen.press). – ISBN 978-3-642-12291-0
- [5] BÖTTCHER, Axel (Hrsg.): Rechneraufbau und Rechnerarchitektur. Berlin, Heidelberg : Springer-Verlag Berlin Heidelberg, 2006 (EXamen.press). – ISBN 10 3–540–20979–4
- [6] ANDREW WATERMAN ; KRSTE ASANOVIC ; SIFI INC. (Hrsg.): The RISC-V Instruction Set Manual: Volume I: Unprivileged ISA. Berkely, 2019 (20190608). http://www-inst.eecs. berkeley.edu/~cs152/sp19/handouts/sp19/riscv-spec-rvv-v0p4.pdf
- TIM NEWSOME ; MEGAN WACHS ; SIFIVE INC. (Hrsg.): RISC-V External Debug Support Version 0.13.2. Berkely : RISC-V, 2019 https://riscv.org/specifications/ debug-specification/. - Letzter Zugriff: 13.01.2020
- [8] IEEE Standard Test Access Port and Boundary Scan Architecture. In: *IEEE Std 1149.1-2001* (2001), S. 1–212
- [9] YUNSUP, Lee; ALBERT, Ou; ALBERT, Magyar; EECS BARKELEY (Hrsg.): Z-scale: Tiny 32-bit RISC-V Systems: With Updates to the Rocket Chip Generator. California, 2015
- [10] ANDREW WATERMAN ; KRSTE ASANOVIC ; SIFI INC. (Hrsg.): The RISC-V Instruction Set Manual: Volume II: Privileged Architecture. Berkely, 2019 (2019060). https://riscv.org/ specifications/privileged-isa/

- [11] ENGINEERING, UC Berkeley C.: EECS150: Finite State Machines in Verilog. https://inst. eecs.berkeley.edu/~cs150/sp12/resources/FSM.pdf
- [12] DIGILENT: Nexys 4 DDR XDC. https://github.com/Digilent/digilent-xdc/. Letzter Zugriff: 23.07.2020
- [13] DIGILENT: Nexys 4 DDR. https://reference.digilentinc.com/reference/ programmable-logic/nexys-4-ddr/start. - Letzter Zugriff: 23.07.2020
- [14] BATARD, Pete: Zadig. https://zadig.akeo.ie/. Letzter Zugriff: 20.07.2020
- [15] VADAPALLI, Sricharan: DevOps: Continuous Delivery, Integration, and Deployment with DevOps: Dive Into the Core DevOps Strategies. "Packt Publishing", 2018. – ISBN 9781789131253
- [16] SONI, Mitesh: DevOps Bootcamp. Packt Publishing, 2017 https://widgets. ebscohost.com/prod/customerspecific/s9218820/vpn/vpn_fhdo.php?url=http: //search.ebscohost.com/login.aspx?direct=true&db=nlebk&AN=1528138&lang=de& site=eds-live&scope=site. - ISBN 9781787285965
- [17] GITLAB: GitLab CI/CD Pipeline Configuration Reference. https://docs.gitlab.com/ ee/ci/yaml/. https://docs.gitlab.com/ee/ci/yaml/. Version: 2020. - Letzter Zugriff: 05.05.2020
- [18] GITLAB: Configuring GitLab Runners. https://gitlab.com/help/ci/runners/README. -Letzter Zugriff: 21.07.2020
- [19] GITLAB: GitLab CI/CD pipeline configuration reference. https://docs.gitlab.com/ee/ci/ yaml/. - Letzter Zugriff: 21.07.2020
- [20] SIFIVE: GNU Embedded Toolchain v2019.08.0. https://www.sifive.com/boards. -Letzter Zugriff: 25.07.2020
- [21] IONESCU, Liviu: data2mem download. https://xpack.github.io/riscv-none-embed-gcc/ #install. - Letzter Zugriff: 16.07.2020
- [22] PROJECT, The O.; THE OPENOCD PROJECT (Hrsg.): Open On-Chip Debugger: OpenOCD User's Guide. 2019
- [23] INC., Xilinx®: data2mem download. https://www.pconlife.com/viewfileinfo/ data2mem-exe/. - Letzter Zugriff: 20.07.2020
- [24] CHAMBERLAIN, Steve; PESCH, Roland; JOHNSTON, Jeff: The Red Hat newlib C Library -Full Configuration. ftp://sources.redhat.com/pub/newlib/libc.pdf. Version: 2016
- [25] CHAMBERLAIN, Steve ; TAYLOR, Ian L.: The GNU linker, 2010. Version 2.19.51

- [26] CHAMBERLAIN, Steve: Using ld. https://ftp.gnu.org/old-gnu/Manuals/ld-2.9.1/html_ node/ld_toc.html. Version: Nov 1998
- [27] GU, Changyi: Building Embedded Systems Programmable Hardware. https://www.apress. com/gp/book/9781484219188
- [28] FREE SOFTWARE FOUNDATION, Inc.: GNU Free Documentation License Version 1.3. https: //sourceware.org/binutils/docs-2.31/as/index.html#Top, 2008
- [29] FOUNDATION, Free S.: GNU assembler as (GNU Binutils) version 2.34 -CFI directives. https://sourceware.org/binutils/docs/as/CFI-directives.html. Version: Nov 2008
- [30] DARWIN, Ian F.; VIXIE, Paul: Chapter 8. Exception Frames. https://refspecs. linuxfoundation.org/LSB_3.0.0/LSB-PDA/LSB-PDA/ehframechpt.html. Version: 2004
- [31] INC., Xilinx®: UG898: Vivado Design Suite User Guide: Embedded Processor Hardware Design.
 v2019.1. https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_3/ug898-vivado-embedded-design.pdf, Juny 2019. Letzter Zugriff: 19.07.2020
- [32] INC., Xilinx®: COE File Syntax. https://www.xilinx.com/support/documentation/sw_ manuals/xilinx11/cgn_r_coe_file_syntax.htm. - Letzter Zugriff: 20.07.2020
- [33] IMPREAS: *riscvOVPsim*. https://github.com/riscv/riscv-ovpsim. Letzter Zugriff: 23.07.2020

A Dateien

A.1 Linker-Skripte

A.1.1 Standard Linker Skript der riscv-none-embed-gcc 8.3.0-1.1 Toolchain

```
GNU ld (xPack GNU RISC-V Embedded GCC, 64-bit) 2.32
   Supported emulations:
     elf32lriscv
     elf64lriscv
<sup>5</sup>using internal linker script:
7/* Script for -z combreloc: combine and sort reloc sections */
s/* Copyright (C) 2014-2019 Free Software Foundation, Inc.
    Copying and distribution of this script, with or without modification,
    are permitted in any medium without royalty provided the copyright
10
     notice and this notice are preserved. */
<sup>12</sup>OUTPUT_FORMAT("elf32-littleriscv", "elf32-littleriscv",
         "elf32-littleriscv")
13
14OUTPUT ARCH(riscv)
<sup>15</sup>ENTRY( start)
<sup>16</sup>SEARCH_DIR( "=/Host/home/ilg/Work/riscv-none-embed-gcc-8.3.0-1.1/linux-x64/
     install/riscv-none-embed-gcc/riscv-none-embed/lib");
    SEARCH_DIR( =/usr/local/lib ); SEARCH_DIR( =/lib );
    SEARCH_DIR("=/usr/lib");
17 SECTIONS
18 {
   /* Read-only sections, merged into text segment: */
19
   PROVIDE (___executable_start = SEGMENT_START("text-segment", 0x10000)); .
20
    = SEGMENT_START( "text-segment", 0x10000) + SIZEOF_HEADERS;
                     : \{ *(.interp) \}
   .interp
21
   . note.gnu.build-id : { *(.note.gnu.build-id) }
22
                     : \{ *(.hash) \}
   . hash
23
   .gnu.hash
                     : \{ *(.gnu.hash) \}
24
                     : \{ *(.dynsym) \}
   . dynsym
25
   . dynstr
                     : \{ *(.dynstr) \}
26
   .gnu.version : { *(.gnu.version) }
27
```

```
.gnu.version_d : { *(.gnu.version_d) }
28
                     : { *(.gnu.version_r) }
    .gnu.version_r
29
    .rela.dyn
                     ٠
30
      {
31
        *(.rela.init)
        *(.rela.text .rela.text.* .rela.gnu.linkonce.t.*)
33
        *(.rela.fini)
34
        *(.rela.rodata .rela.rodata.* .rela.gnu.linkonce.r.*)
35
        *(.rela.data .rela.data.* .rela.gnu.linkonce.d.*)
36
        *(.rela.tdata .rela.tdata.* .rela.gnu.linkonce.td.*)
37
        *(.rela.tbss .rela.tbss.* .rela.gnu.linkonce.tb.*)
38
        *(.rela.ctors)
30
        *(.rela.dtors)
40
        *(.rela.got)
41
        *(.rela.sdata .rela.sdata.* .rela.gnu.linkonce.s.*)
42
        *(.rela.sbss .rela.sbss.* .rela.gnu.linkonce.sb.*)
43
        *(.rela.sdata2 .rela.sdata2.* .rela.gnu.linkonce.s2.*)
44
        *(.rela.sbss2 .rela.sbss2.* .rela.gnu.linkonce.sb2.*)
45
        *(.rela.bss .rela.bss.* .rela.gnu.linkonce.b.*)
46
        PROVIDE_HIDDEN (___rela_iplt_start = .);
47
        *(.rela.iplt)
48
        PROVIDE\_HIDDEN (\__rela\_iplt\_end = .);
49
      }
50
    .rela.plt
                     :
      {
        *(.rela.plt)
      }
54
    .init
                     :
   {
56
     KEEP (*(SORT_NONE(.init)))
57
   }
58
                     : \{ *(.plt) \}
    .plt
59
    .iplt
                     : \{ *(.iplt) \}
60
    .text
61
   {
62
      *(.text.unlikely .text.*_unlikely .text.unlikely.*)
63
      *(.text.exit .text.exit.*)
64
      *(.text.startup .text.startup.*)
65
      *(.text.hot .text.hot.*)
66
      *(.text .stub .text.* .gnu.linkonce.t.*)
67
      /* .gnu.warning sections are handled specially by elf32.em.
                                                                         */
68
      *(.gnu.warning)
```

```
}
70
    .fini
                     :
71
    {
     KEEP (*(SORT_NONE(.fini)))
73
    }
74
   PROVIDE (\__etext = .);
75
   PROVIDE (\_etext = .);
76
   PROVIDE (etext = .);
77
                     : { *(.rodata .rodata.* .gnu.linkonce.r.*) }
    . rodata
78
    .rodata1
                     : \{ *(.rodata1) \}
79
    .sdata2
                     :
80
    {
81
      *(.sdata2 .sdata2.* .gnu.linkonce.s2.*)
82
    }
83
    .sbss2
                    : { *(.sbss2.*.gnu.linkonce.sb2.*) }
84
    .eh_frame_hdr : { *(.eh_frame_hdr) *(.eh_frame_entry
85
    .eh_frame_entry.*) }
    .eh_frame
                   : ONLY_IF_RO { KEEP (*(.eh_frame)) *(.eh_frame.*) }
86
    .gcc_except_table : ONLY_IF_RO { *(.gcc_except_table
87
    .gcc_except_table.*) }
    .gnu_extab : ONLY_IF_RO { *(.gnu_extab*) }
88
    /* These sections are generated by the Sun/Oracle C++ compiler. */
89
    .exception_ranges : ONLY_IF_RO { *(.exception_ranges*) }
90
    /* Adjust the address for the data segment. We want to adjust up to
91
       the same address within the page on the next page up. */
92
    . = DATA_SEGMENT_ALIGN (CONSTANT (MAXPAGESIZE), CONSTANT
93
     (COMMONPAGESIZE));
    /* Exception handling */
94
    .eh frame
                    : ONLY_IF_RW { KEEP (*(.eh_frame)) *(.eh_frame.*) }
95
    .gnu extab
                    : ONLY_IF_RW { *(.gnu_extab) }
96
    .gcc_except_table : ONLY_IF_RW { *(.gcc_except_table
97
    .gcc_except_table.*) }
    .exception_ranges : ONLY_F_RW { *(.exception_ranges*) }
98
    /* Thread Local Storage sections */
99
    .tdata
           :
100
     {
      PROVIDE_HIDDEN (___tdata_start = .);
       *(.tdata .tdata.* .gnu.linkonce.td.*)
     }
104
           : { *(.tbss .tbss.* .gnu.linkonce.tb.*) *(.tcommon) }
    .tbss
    .preinit_array
                     :
106
```

```
PROVIDE_HIDDEN (___preinit_array_start = .);
108
      KEEP (*(.preinit_array))
      PROVIDE_HIDDEN (___preinit_array_end = .);
    }
111
    .init_array
                   :
113
      PROVIDE_HIDDEN (___init_array_start = .);
114
      KEEP (*(SORT_BY_INIT_PRIORITY(.init_array.*)
     SORT_BY_INIT_PRIORITY(.ctors.*)))
      KEEP (*(.init_array EXCLUDE_FILE (*crtbegin.o *crtbegin?.o *crtend.o
116
     *crtend?.o ) .ctors))
      PROVIDE\_HIDDEN (\__init\_array\_end = .);
117
    }
118
    .fini_array
                   :
119
    {
120
      PROVIDE_HIDDEN (___fini_array_start = .);
      KEEP (*(SORT_BY_INIT_PRIORITY(.fini_array.*)
     SORT_BY_INIT_PRIORITY(.dtors.*)))
      KEEP (*(.fini_array EXCLUDE_FILE (*crtbegin.o *crtbegin?.o *crtend.o
123
     *crtend?.o ) .dtors))
      PROVIDE_HIDDEN (___fini_array_end = .);
124
    }
    .ctors
                     :
126
      /* gcc uses crtbegin.o to find the start of
128
         the constructors, so we make sure it is
         first. Because this is a wildcard, it
130
         doesn't matter if the user does not
         actually link against crtbegin.o; the
         linker won't look for a file to match a
         wildcard. The wildcard also means that it
         doesn't matter which directory crtbegin.o
         is in. */
136
      KEEP (*crtbegin.o(.ctors))
      KEEP (*crtbegin?.o(.ctors))
138
      /* We don't want to include the .ctor section from
         the crtend.o file until after the sorted ctors.
140
         The .ctor section from the crtend file contains the
141
         end of ctors marker and it must be last */
142
      KEEP (*(EXCLUDE_FILE (*crtend.o *crtend?.o ) .ctors))
143
      KEEP (*(SORT(.ctors.*)))
144
      KEEP (*(.ctors))
145
```

```
}
146
    .dtors
                      :
147
    {
148
      KEEP (*crtbegin.o(.dtors))
149
      KEEP (*crtbegin?.o(.dtors))
150
      KEEP (*(EXCLUDE_FILE (*crtend.o *crtend?.o).dtors))
      KEEP (*(SORT(.dtors.*)))
      KEEP (*(.dtors))
    }
154
                      : \{ KEEP (*(.jcr)) \}
    .jcr
    .data.rel.ro : { *(.data.rel.ro.local* .gnu.linkonce.d.rel.ro.local.*)
156
     *(.data.rel.ro .data.rel.ro.* .gnu.linkonce.d.rel.ro.*) }
    . dynamic
                      : { *(.dynamic) }
    . = DATA\_SEGMENT\_RELRO\_END (0, .);
158
    .data
                      :
159
    {
160
       DATA\_BEGIN\_ = .;
161
      *(.data .data.* .gnu.linkonce.d.*)
162
      SORT(CONSTRUCTORS)
163
    }
164
    .data1
                      : \{ *(.data1) \}
165
                      : { *(.got.plt) *(.igot.plt) *(.got) *(.igot) }
    .got
166
    /* We want the small data sections together, so single-instruction
167
     offsets
       can access them all, and initialized data all before uninitialized, so
168
       we can shorten the on-disk segment size. */
169
    .sdata
                      •
    {
171
       \_SDATA\_BEGIN\_ = .;
      *(.srodata.cst16) *(.srodata.cst8) *(.srodata.cst4) *(.srodata.cst2)
173
     *(.srodata .srodata.*)
      *(.sdata .sdata.* .gnu.linkonce.s.*)
174
    }
    \_edata = .; PROVIDE (edata = .);
176
    . = .;
    \__bss\_start = .;
178
    .sbss
                      :
179
    {
180
      *(.dynsbss)
181
      *(.sbss .sbss.* .gnu.linkonce.sb.*)
182
       *(.scommon)
183
184
```

```
.bss
                      :
185
    {
186
     *(.dynbss)
187
     *(.bss .bss.* .gnu.linkonce.b.*)
188
     *(COMMON)
189
     /* Align here to ensure that the .bss section occupies space up to
190
        _end. Align after .bss to ensure correct alignment even if the
191
        .bss section disappears because there are no input sections.
192
        FIXME: Why do we need it? When there is no .bss section, we do not
193
        pad the .data section. */
     . = ALIGN(. != 0 ? 32 / 8 : 1);
195
    }
196
    . = ALIGN(32 / 8);
197
    . = SEGMENT_START("ldata-segment", .);
198
    . = ALIGN(32 / 8);
199
      BSS_END_ = .;
200
      \__global\_pointer\$ = MIN(\__SDATA\_BEGIN\__ + 0x800,
201
                 MAX(\_DATA\_BEGIN\_ + 0x800, \_BSS\_END\_ - 0x800));
202
    \_end = .; PROVIDE (end = .);
203
    . = DATA\_SEGMENT\_END (.);
204
    /* Stabs debugging sections. */
205
                    0 : \{ *(.stab) \}
    .stab
206
    .stabstr
                    0 : \{ *(.stabstr) \}
207
    .stab.excl
                    0 : \{ *(.stab.excl) \}
208
    . stab. exclstr 0 : \{ *(.stab. exclstr) \}
209
    .stab.index
                    0 : \{ *(.stab.index) \}
210
    .stab.indexstr 0 : { *(.stab.indexstr) }
211
                     0 : \{ *(.comment) \}
    . comment
212
    .gnu.build.attributes : { *(.gnu.build.attributes
213
     .gnu.build.attributes.*) }
    /* DWARF debug sections.
214
       Symbols in the DWARF debugging sections are relative to the beginning
215
       of the section so we begin them at 0. */
216
    /* DWARF 1 */
217
    . debug
                      0 : \{ *(.debug) \}
218
                      0 : \{ *(.line) \}
    .line
219
    /* GNU DWARF 1 extensions */
220
    .debug_srcinfo 0 : { *(.debug_srcinfo) }
221
    .debug_sfnames 0 : { *(.debug_sfnames) }
222
    /* DWARF 1.1 and DWARF 2 */
223
    .debug_aranges 0 : { *(.debug_aranges) }
224
    .debug_pubnames 0 : { *(.debug_pubnames) }
225
```

```
/* DWARF 2 */
226
    .debug_info
                      0 : { *(.debug_info .gnu.linkonce.wi.*) }
227
    .debug_abbrev
                      0 : \{ *(.debug\_abbrev) \}
228
    .debug_line
                      0 : { *(.debug_line .debug_line.* .debug_line_end) }
229
    .debug_frame
                      0 : \{ *(.debug_frame) \}
230
    .debug str
                      0 : \{ *(.debug\_str) \}
231
    .debug_loc
                      0 : \{ *(.debug_loc) \}
232
    .debug_macinfo 0 : { *(.debug_macinfo) }
    /* SGI/MIPS DWARF 2 extensions */
234
    .debug_weaknames 0 : { *(.debug_weaknames) }
235
    .debug_funcnames 0 : { *(.debug_funcnames) }
236
    .debug_typenames 0 : { *(.debug_typenames) }
237
    .debug_varnames 0 : { *(.debug_varnames) }
238
    /* DWARF 3 */
239
    .debug_pubtypes 0 : { *(.debug_pubtypes) }
240
    .debug_ranges
                      0 : \{ *(.debug\_ranges) \}
241
    /* DWARF Extension. */
242
    . debug_macro
                      0 : \{ *(.debug_macro) \}
243
    .debug addr
                      0 : \{ *(.debug_addr) \}
244
    .gnu.attributes 0 : { KEEP (*(.gnu.attributes)) }
245
    /DISCARD/ : { *(.note.GNU-stack) *(.gnu_debuglink) *(.gnu.lto_*) }
246
247
248
249
250
```

Auflistung A.1: Standard Linker Skript der riscv-none-embed-gcc Toolchain link.ld

A.2 Batchskripte

A.2.1 create.tcl

```
1# This is the first vivado tcl script. It is creating a project for
    further usage with all the source files for the bram project and the
    board nexys video.
2 set outputDir build
set log build/logs/project.log
4 file mkdir $outputDir
5# Project create with FPGA from Nyxes Video
create_project masterthesis build/masterthesis -part xc7a100tcsg324-1
    -force
<sup>8</sup># set board properties
9# set_property board_part digilentinc.com:nexys4_ddr:part0:1.1
    [current_project]
10
11# Set Verligg as preferred language
12 set_property target_language Verilog [current_project]
13
14# Adding the required files
15 add_files -norecurse -scan_for_includes [ glob src/rtl/* ]
16update_compile_order -fileset sources_1
17
18# creating clock
19 create_ip -name clk_wiz -vendor xilinx.com -library ip -version 6.0
    -module_name clk_wiz_0
20 set_property -dict [list CONFIG.USE_PHASE_ALIGNMENT { false }
    CONFIG.CLKOUT1_REQUESTED_OUT_FREQ {25.000} CONFIG.USE_LOCKED { false }
    CONFIG.SECONDARY_SOURCE {Single_ended_clock_capable_pin}
    CONFIG.CLKOUT1 DRIVES {BUFG} CONFIG.CLKOUT2 DRIVES {BUFG}
    CONFIG.CLKOUT3_DRIVES {BUFG} CONFIG.CLKOUT4_DRIVES {BUFG}
    CONFIG.CLKOUT5_DRIVES {BUFG} CONFIG.CLKOUT6_DRIVES {BUFG}
    CONFIG.CLKOUT7_DRIVES {BUFG} CONFIG.MMCM_CLKFBOUT_MULT_F {9.125}
    CONFIG.MMCM_CLKOUT0_DIVIDE_F {36.500} CONFIG.CLKOUT1_JITTER {181.828}
    CONFIG.CLKOUT1_PHASE_ERROR {104.359}] [get_ips clk_wiz_0]
21 generate_target {instantiation_template} [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0
    .xci]
22 update_compile_order -fileset sources_1
```

```
23 generate_target all [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0
    .xci]
24 catch { config_ip_cache -export [get_ips -all clk_wiz_0] }
25 export_ip_user_files -of_objects [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0
    .xci] -no_script -sync -force -quiet
26 create_ip_run [get_files -of_objects [get_fileset sources_1]
    build/masterthesis/masterthesis.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0
    .xci]
27 launch_runs clk_wiz_0_synth_1 -jobs 8
28 export_simulation -of_objects [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0
    .xci] -directory
    build/masterthesis/masterthesis.ip_user_files/sim_scripts
    -ip_user_files_dir_build/masterthesis/masterthesis.ip_user_files
    -ipstatic source dir
    build/masterthesis/masterthesis.ip_user_files/ipstatic -lib_map_path
    list
    {modelsim=build/masterthesis/masterthesis.cache/compile_simlib/modelsim}
    {questa=build/masterthesis/masterthesis.cache/compile_simlib/questa}
    {ies=build/masterthesis/masterthesis.cache/compile_simlib/ies}
    {xcelium=build/masterthesis/masterthesis.cache/compile_simlib/xcelium}
    {vcs=build/masterthesis/masterthesis.cache/compile_simlib/vcs}
    {riviera=build/masterthesis/masterthesis.cache/compile_simlib/riviera}]
    -use_ip_compiled_libs -force -quiet
29
30#creating bram
31 create_ip -name blk_mem_gen -vendor xilinx.com -library ip -version 8.4
    -module_name_blk_mem_gen_0
32 set_property -dict [list CONFIG.Memory_Type {True_Dual_Port_RAM}
    CONFIG.Enable_32bit_Address {true} CONFIG.Use_Byte_Write_Enable {true}
    CONFIG.Byte_Size {8} CONFIG.Assume_Synchronous_Clk {true}
    CONFIG.Write_Width_A {32} CONFIG.Write_Depth_A {65536}
```

```
CONFIG.Read_Width_A {32} CONFIG.Enable_A {Always_Enabled}
```

```
CONFIG.Write_Width_B {32} CONFIG.Read_Width_B {32} CONFIG.Enable_B
```

```
\{Always\_Enabled\}\ CONFIG.Register\_PortA\_Output\_of\_Memory\_Primitives
```

```
{false} CONFIG.Register_PortB_Output_of_Memory_Primitives {false}
```

```
CONFIG.Load_Init_File {true} CONFIG.Coe_File
```

```
\{ \ldots / \ldots / \ldots / \ldots / \ldots / \operatorname{ext} / \operatorname{riscv} - \operatorname{caeco} - \operatorname{master.coe} \}
```

```
CONFIG.Fill\_Remaining\_Memory\_Locations \ \{ true \} \ CONFIG.Use\_RSTA\_Pin
```

```
{false} CONFIG.Use_RSTB_Pin {false} CONFIG.Port_B_Clock {100}
```

```
CONFIG.Port_B_Write_Rate {50} CONFIG.Port_B_Enable_Rate {100}
    CONFIG.EN_SAFETY_CKT {false}] [get_ips blk_mem_gen_0]
33 generate_target {instantiation_template} [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/blk_mem_gen_0/
    blk_mem_gen_0.xci]
34 update_compile_order -fileset sources_1
35 generate_target all [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/blk_mem_gen_0/
    blk_mem_gen_0.xci]
36 catch { config_ip_cache -export [get_ips -all blk_mem_gen_0] }
37 export_ip_user_files -of_objects [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/blk_mem_gen_0/
    blk_mem_gen_0.xci] -no_script -sync -force -quiet
38 create_ip_run [get_files -of_objects [get_fileset sources_1]
    build/masterthesis/masterthesis.srcs/sources_1/ip/blk_mem_gen_0/
    blk_mem_gen_0.xci]
39 launch_runs blk_mem_gen_0_synth_1 -jobs 8
40 export_simulation -of_objects [get_files
    build/masterthesis/masterthesis.srcs/sources_1/ip/blk_mem_gen_0/
    blk_mem_gen_0.xci] -directory
    build/masterthesis/masterthesis.ip_user_files/sim_scripts
    -ip_user_files_dir_build/masterthesis/masterthesis.ip_user_files
    -ipstatic_source_dir
    build/masterthesis/masterthesis.ip_user_files/ipstatic -lib_map_path
    list
    {modelsim=build/masterthesis/masterthesis.cache/compile_simlib/modelsim}
    {questa=build/masterthesis/masterthesis.cache/compile_simlib/questa}
    {ies=build/masterthesis/masterthesis.cache/compile_simlib/ies}
    {xcelium=build/masterthesis/masterthesis.cache/compile_simlib/xcelium}
    {vcs=build/masterthesis/masterthesis.cache/compile_simlib/vcs}
    {riviera=build/masterthesis/masterthesis.cache/compile_simlib/riviera}]
    -use_ip_compiled_libs -force -quiet
41
_{42}\# constrains:
43 add_files -fileset constrs_1 -norecurse
    src/constrains/Nexys-4-DDR-Master.xdc
44
45 set_property SOURCE_SET sources_1 [get_filesets sim_1]
46 add_files -fileset sim_1 -norecurse -scan_for_includes [glob
    src/simulation/masterthesis_tb.v]
47 update_compile_order -fileset sim_1
48
```

49 close_project

Auflistung A.2: create.tcl

A.2.2 synthesis.tcl

```
1# This is the second TCL script for opening the project, adding the
    simulation files and performing a simulation
2 set outputDir build
3 set log build/logs/project.log
4 file mkdir $outputDir
5
6 open_project build/masterthesis/masterthesis.xpr
7# Run Synthesis. Final Step for this Job
slaunch_runs synth_1 -jobs 8
9 wait_on_run synth_1
10# Writes in log, when Synthesis is successfull.
nif {[get_property STATUS [get_runs synth_1]] == {synth_design Complete!}}
    then {set fp [open $log a]; puts $fp "Synth. Successful: 1"; close $fp}
    else {set fp [open $log a]; puts $fp "Synth. Successful: 0"; close $fp}
12
13 close_project
```

Auflistung A.3: synthesis.tcl

A.2.3 implementation.tcl

```
# This is the second TCL script for opening the project, adding the
simulation files and performing a simulation
2set outputDir build
3set log build/logs/project.log
4 file mkdir %outputDir
5#
6 open_project build/masterthesis/masterthesis.xpr
7#
8# launch implementation and writing the bitstream
9 launch_runs impl_1 -jobs 8
10 wait_on_run impl_1
11 if {[get_property STATUS [get_runs impl_1]] == {route_design Complete!}}
then {set fp [open $log a]; puts $fp 'Impl. Successful: 1'; close $fp}
else {set fp [open $log a]; puts $fp 'Impl. Successful: 0'; close $fp}
12# Write Bitstream
```

```
13#
14 launch_runs impl_1 -to_step write_bitstream -jobs 8
15 wait_on_run impl_1
16#
17 close_project
```

Auflistung A.4: implementation.tcl

A.2.4 simulation.tcl

```
# This is the second TCL script for opening the project, adding the
simulation files and performing a simulation
2 open_project build/masterthesis/masterthesis.xpr
3#Simulation Start
4#
slaunch_simulation
6# open_wave_config src/simulation/pomaa.wcfg
7 source
build/masterthesis/masterthesis.sim/sim_1/behav/xsim/masterthesis_tb.tcl
slog_wave /masterthesis_tb/DUT/*
9#
norun 1 us
11
close_project
```

Auflistung A.5: simulation.tcl

A.3 Programm-Codes

A.3.1 new-mem.exe Rust Hilfsprogramm

```
use std::env;
<sup>2</sup> use std::io::Read;
use std::io::Write;
4use std::str;
5
_{6} fn main() {
      // getting input argument, which is the path to the selected mem file
      let args: Vec < String > = env:: args().collect();
      let path = \&args[1].to string();
      let path_exp = &args[2].to_string();
      // opens the file
11
      let mut file = std::fs::File::open(path).unwrap();
12
      let mut contents = String::new();
      file.read_to_string(&mut_contents).unwrap();
14
15
      let b = contents.as_bytes();
16
      println!("{:?}", b);
      // get the @ Adress, since header can variate
18
      let pos = b.iter().position(|\&x| x = 64).unwrap();
      println!("{:?}", pos);
20
      // iterate through the vector
21
      let filter : Vec < u8 > = b
22
                                                   .iter()
23
                                                   .clone()
24
                                                   . skip(pos + 10)
25
                                                   . filter(|x| 
26
                                                       // 0-9
27
                                                       **x == 48 ||
28
                                                       **x == 49 ||
29
                                                       **x = 50 ||
30
                                                       **x = 51 ||
31
                                                       **x = 52 ||
                                                       **x = 53 ||
33
                                                       **x == 54 ||
34
                                                       **x == 55 ||
35
                                                       **x = 56 ||
36
                                                       **x == 57 ||
37
                                                       // a-f
38
```

```
**x == 65
                                                                         39
                                                            **x == 66
                                                                         40
                                                            **x = 67
                                                                         41
                                                            **x = 68
                                                                         42
                                                            **x == 69 ||
43
                                                            **x == 70 )
44
                                                        \operatorname{map}(|\mathbf{x}| \ast \mathbf{x})
45
                                                        .collect();
46
47
      // creates a new file
48
      let mut file_create = std::fs::File::create(path_exp).expect("create
49
     failed ");
      // write start address @00000000
50
      file_create.write_all("@00000000".as_bytes()).expect("write_failed");
51
      // getting all instructions
      // for i in 0..instructions_num{
53
      for _i in (0.. filter.len()).step_by(8){
54
           let mut empty: \operatorname{Vec}\langle u8 \rangle = \operatorname{vec} ! [0;8];
           // creating the vector new for every instruction
56
           for j in 0..8{
57
                empty[7-j] = filter[j+_i];
58
           }
59
           // swaping bytes
           let mut instruction: Vec < u8 > = vec! [0;8];
61
           instruction [0] = \text{empty} [1];
62
           instruction [1] = empty [0];
63
           instruction [2] = empty [3];
64
           instruction [3] = \text{empty} [2];
65
           instruction [4] = empty [5];
66
           instruction [5] = empty [4];
67
           instruction [6] = \text{empty} [7];
68
           instruction [7] = \text{empty} [6];
69
70
           file_create.write_all("\n".as_bytes()).expect("write_failed");
71
           file_create.write_all(&instruction).expect("write failed");
72
      }
73
74
```

Auflistung A.6: Programm-Code für new-mem.exe

A.3.2 new-coe.exe Rust Hilfsprogramm

```
use std::env;
<sup>2</sup> use std::io::Read;
suse std::io::Write;
4use std::str;
5
_{6} \operatorname{fn} \operatorname{main}() \{
      // getting input argument, which is the path to the selected mem file
7
      let args: Vec<String> = env::args().collect();
      // input file
9
      let path = \&args[1].to_string();
      // output file
11
      let path_exp = \&args[2].to_string();
12
      // opens the file
13
      let mut file = std::fs::File::open(path).unwrap();
14
      let mut contents = String::new();
      file.read_to_string(&mut contents).unwrap();
      let b = contents.as_bytes();
18
      // write the header for new file
20
      let mut file_create = std::fs::File::create(path_exp).expect("create
21
     failed ");
      file_create.write_all("memory_initialization_radix=16;\n".as_bytes()).
22
     expect("write failed");
      file_create.write_all("memory_initialization_vector=\n".as_bytes()).
23
     expect("write failed");
24
25
      // iterate through the vector
26
      let mut filter : Vec < u8 > = b
27
                                                    .into_iter()
28
                                                    . clone()
29
                                                    .skip(10)
30
                                                    . map(|mut x|) 
31
                                                        if *x = 65 \{x = \&97\}
                                                        else if *x = 66 \{x = \&98\}
33
                                                        else if *x = 67 \{x = \&99\}
34
                                                        else if *x = 68 \{x = \&100\}
35
                                                        else if *x = 69 \{x = \&101\}
36
                                                        else if *x == 70 \{x = \&102\}
37
                                                        else if *x = 10 \{x = \&44\}
38
```

```
else \{x = x\};
39
                                                       * X
40
                                                   })
41
                                                   .collect();
42
      // push a last sign for iterating
43
      filter.push(59);
44
      println!("Number of instructions {:?}", (filter.len() / 9));
45
46
      // getting all instructions
47
      for i in (0.. filter.len()).step_by(9)
48
          // create the new instruction with colon
49
          let mut instruction: Vec < u8 > = vec! [0; 9];
          instruction [0] = filter [i+0];
          instruction [1] = filter [i+1];
          instruction [2] = filter [i+2];
          instruction [3] = filter [i+3];
54
          instruction [4] = filter [i+4];
          instruction [5] = filter [i+5];
56
          instruction [6] = filter [i+6];
          instruction [7] = filter [i+7];
58
          instruction [8] = filter [i+8];
59
60
          file_create.write_all(&instruction).expect("write failed");
61
          file_create.write_all("\n".as_bytes()).expect("write_failed");
62
      }
63
64 }
```

Auflistung A.7: Programm-Code für new-coe.exe

A.3.3 Kompilierter C Programm-Code Initialisierung

```
_2C: Users FabianBruenger Documents Master thesis Zieldateien Test3. elf:
     file format elf32-littleriscv
3
5 Disassembly of section .text:
780000000 < start >:
880000000: 00000197
                                  auipc gp,0x0
98000004: 0ec18193
                                  addi gp,gp,236 # 800000ec <__global_pointer$>
10\,8000008: 00006117
                                  auipc sp,0x6
11 800000c: 1f410113
                                  addi sp, sp, 500 # 800061 fc <___stack>
12 80000010: 300 fd073
                                  csrwi mstatus,31
13 80000014: 00000e97
                                  auipc t4,0x0
_{14}80000018: 0b0e8e93
                                  addi t4,t4,176 # 800000c4 <trap_handler>
15800001c: 305e9073
                                  csrw mtvec, t4
16\,80000020: 00000093
                                  li ra,0
178000024: 00008113
                                  mv sp, ra
18 80000028: 00008193
                                  mv gp, ra
19800002c: 00008213
                                  mv tp,ra
20 8000030: 00008293
                                  mv t0, ra
_{21}8000034: 00008313
                                  mv t1, ra
22 80000038: 00008393
                                  mv t2, ra
23 8000003 c: 00008413
                                  mv s0, ra
24 80000040: 00008493
                                  mv s1, ra
25 80000044: 00008513
                                  mv a0, ra
26 80000048: 00008593
                                  mv al, ra
_{27}800004c: 00008613
                                  mv a2, ra
28 80000050: 00008693
                                  mv a3, ra
29 80000054: 00008713
                                  mv a4, ra
30 80000058: 00008793
                                  mv a5, ra
31 8000005c: 00008813
                                  mv a6, ra
32 80000060: 00008893
                                  mv a7, ra
33 80000064: 00008913
                                  mv s2, ra
34 80000068: 00008993
                                  mv s3, ra
35 8000006c: 00008a13
                                  mv s4, ra
36 80000070: 00008a93
                                  mv s5, ra
37 80000074: 00008 b13
                                  mv s6, ra
38 80000078: 00008b93
                                  mv s7, ra
<sup>39</sup>8000007c: 00008c13
                                  mv s8, ra
40 80000080: 00008 c93
                                  mv s9, ra
```

```
_{41}8000084: 00008d13
                                  mv s10, ra
42 80000088: 00008 d93
                                  mv s11, ra
_{43}8000008c: 00008e13
                                  mv t3, ra
44 80000090: 00008e93
                                  mv t4, ra
45 80000094: 00008 f13
                                  mv t5, ra
46 80000098: 00008 f93
                                  mv t6, ra
_{47}800009c: 00002d17
                                   auipc s10,0x2
_{48}80000a0: 144d0d13
                                   addi s10, s10, 324 # 800021e0 <_bss_start>
49 800000 a4 : 00002 d97
                                   auipc s11,0x2
50 800000a8: 154d8d93
                                   addi s11, s11, 340 # 800021f8 <errno>
51800000ac: 01bd5863
                                   bge s10, s11,800000bc <zero_loop_end>
52
5380000b0 <zero_loop >:
_{54}80000b0: 000d2023
                                  sw zero ,0(s10)
55 800000b4: 004d0d13
                                  addi s10, s10, 4
56800000b8: ffaddce3
                                   bge s11, s10, 800000b0 <zero_loop>
57
58800000bc <zero_loop_end>:
<sup>59</sup>800000bc: 2f0000ef
                                  jal ra,800003ac <main>
60 800000 c0 : 0000006 f
                                  j 800000c0 < zero_loop_end+0x4>
61
62800000c4 <trap_handler >:
63 800000 c4 : 2640006 f
                                  j 80000328 <exception_handler>
64 800000c8 : 27 c0006 f
                                  j 80000344 <l_1_caeco_interrupt_handler>
65 800000 cc : 30200073
                                  mret
66
67 . . .
68
6980000344 <l_1_caeco_interrupt_handler >:
70 80000344: fe010113
                                  addi sp, sp, -32
71 80000348: 00812e23
                                  sw s0, 28(sp)
_{72}8000034c: 00e12c23
                                  sw a4, 24(sp)
73 80000350: 00f12a23
                                  sw a5, 20(sp)
_{74}80000354: 02010413
                                  addi s0, sp, 32
75 80000358: c00007b7
                                   lui a5,0xc0000
76 8000035c: 0c078793
                                   addi a5, a5, 192 # c00000c0 <_gpio_creg+0xb4>
77 . . . .
```

Auflistung A.8: Kompilierter C Programm-Code Initialisierung

```
_{1}/*
    airi5c_syscalls.h
2 *
  *
      Created on: 11.11.2019
  *
4
          Author: stanitzk
  *
6 */
s#ifndef AIRI5C_SYSCALLS_H_
<sup>9</sup>#define AIRI5C_SYSCALLS_H_
10
11#include <sys/stat.h>
12#include <sys/types.h>
13#include <sys/fcntl.h>
14#include <sys/times.h>
15#include <sys/errno.h>
16#include <sys/time.h>
17#include <stdio.h>
18
19
20 void __exit();
21 int close(int file);
22 int execve(char *name, char **argv, char **env);
_{23} int fork();
24 int fstat(int file, struct stat *st);
25 int getpid();
26 int isatty(int file);
27 int kill(int pid, int sig);
28 int link(char *old, char *new);
29 int lseek(int file, int ptr, int dir);
30 int open(const char *name, int flags, ...);
31 int read(int file, char *ptr, int len);
32 caddr_t sbrk(int incr);
33 int stat(const char *file, struct stat *st);
34 clock_t times(struct tms *buf);
35 int unlink (char *name);
36 int wait(int *status);
37 int write(int file, char *ptr, int len);
38
39#endif /* AIRI5C_SYSCALLS_H_ */
```

Auflistung A.9: syscalls.h

```
_{1}/*
    airi5c_syscalls.c
2 *
3 *
      Created on: 11.11.2019
4 *
           Author: stanitzk
5 *
6 *
      This is a non-reentrant implementation of the 13 syscalls required by
7 *
      newlib.
8 *
9 */
10
inde <sys/stat.h>
12#include <errno.h>
13#include "airi5c_syscalls.h"
14
15#undef errno
16 extern int errno; // linker script defines address for this
17
18
<sup>19</sup> char * __env [1] = \{ 0 \};
_{20} char **environ = ___env;
21
22 void __exit(int i) {
<sup>23</sup> while (1); // park loop
24 }
25
26 int _close(int file) {
<sup>27</sup> return(-1); // the only file is stdout, which cannot be closed
28 }
29
30 int __execve(char *name, char **argv, char **env) {
_{31} errno = ENOMEM;
_{32} return -1;
33 }
34
35
_{36} int _fork() {
37 \text{ errno} = \text{EAGAIN};
_{38} return(-1);
39 }
40
41 int _fstat(int file, struct stat *st) {
st \rightarrow st_mode = S_IFCHR;
```

```
43 return 0;
44 }
45
46 int __getpid(void) {
47 return 1;
48 }
49
50 int _isatty(int file) {
51 return 1;
52 }
53
54 int _kill(int pid, int sig) {
55 errno = EINVAL;
56 return -1;
57 }
58
59 int _link(char *old, char *new) {
60 \text{ errno} = \text{EMLINK};
61 return -1;
62 }
63
64 int _lseek(int file, int ptr, int dir) {
65 return 0;
66 }
67
68 int _open(const char *name, int flags, ...) {
69 return -1;
70 }
71
72 int _read(int file, char *ptr, int len) {
73 return 0;
74 }
75
76 caddr_t _sbrk(int incr) {
77 extern int ___end;
78 static void *heap_end;
void *prev_heap_end;
80
s1 register void* stack_ptr asm("sp");
_{82} if (heap_end == NULL)
heap_end = (void *)\&_end;
_{84} prev_heap_end = heap_end;
```

```
s5 if ((void*)(heap_end + incr) > stack_ptr) {
    write (1, "Heap and stack collision \n", 25);
86
while (1);
88 }
heap\_end += incr;
90 return (caddr_t) prev_heap_end;
91 }
92
93 int __stat(const char *file, struct stat *st) {
st \rightarrow st_mode = S_IFCHR;
95 return 0;
96 }
97
98 clock_t _times(struct tms *buf) {
99 errno = EACCES;
100 return -1;
101 }
102 int _unlink(char *name) {
103 \text{ errno} = \text{ENOENT};
104 return -1;
105 }
106
107 int __wait(int *status) {
108 \operatorname{errno} = \operatorname{ECHILD};
109 return -1;
110 }
112 void outbyte(char payload)
113 {
114 int i;
volatile extern int _uart_dreg;
_{116} __uart_dreg = 0x100 | payload;
_{117} _uart_dreg = 0x000;
118 for (i = 0; i < 10000; i++);
119 }
120
121 int __write(int file, char *ptr, int len) {
122 int i;
123 for (i = 0; i < len; i++)
124 {
   outbyte(ptr[i]);
125
126 }
```

127 return len; 128 }

Auflistung A.10: syscalls.c

B HDL Code

B.1 Verilog

B.1.1 Caecointerface

```
1'timescale 1ns / 1ps
<sup>2</sup> 'include "POMAA_constants.vh"
3 / /-----
                                       States
                                                    ____//
4
<sup>5</sup>module caecointerface(
    input clk,
6
    input rst,
7
                                ------ Signals from processor
     //-----
8
                                       ____//
     // enable signal for perepherie
9
     input
                     en,
10
     // write signal
     input wen,
12
     // adresse
13
     input [31:0] addr,
14
     // data
15
     16
     //-----
                                  ----- Signals from dmi module direct
17
                        ____//
     // data from debug module direct. Should be 0x00000001, if cmd is 1
18
     input [31:0] dm_wdata,
19
     // write enable from dm
20
     input
                    dm_wen,
21
     // command set from dm
22
     input
                     dm_cmd,
23
     //----
                                     - SOut always through the processor
24
           _____//
     // final data out
25
     output [31:0] rdata,
26
     // interrupt
27
```

```
output
                         res_inter,
28
      // led for debugging
29
                         led
      output
30
31);
32 / /-
                                               Signale
                                                                 -//
           [15:0]
                    din;
33 wire
           [31:0]
                    result;
34 wire
                    invalid, inready, resultvalid, cmd;
35 wire
                    datahalf r;
36 r e g
           [15:0]
           [3:0]
                    state , next_state;
37 r e g
                    invalid_r , ctrl_r , led_r;
38 r e g
39
40 / /-
                                             Instantiierung Caemo
                                                 -//
41 caeco caeco_inst (
      // data: in 16-Bit
42
      .DIN(din),
43
      // control signal to valid dai: in 1-Bit
44
      .DIN_VALID(invalid),
45
      // if true, data can be written: out 1-Bit
46
      .DIN_READY(inready),
47
      // has to be set, if last data is written: in 1-Bit
48
      .DIN\_LAST(1, b0),
49
      //-----
50
      // result register: out
51
      .RESULT(result),
      // valid result : out 1-Bit
53
      .RESULT_VALID(resultvalid),
54
      // cmd: in 1-Bit
      .CMD(cmd),
56
      // en: in 1-Bit
57
      .EN(1'b0),
58
      //---
           ____
      .RSTN(\sim rst),
60
      .CLK(clk)
61
62);
                                               FSM signal processing
63 / /-
     Inputs-
                                                            -//
                                                            - LED
64 / /-
65 always@(posedge clk or posedge rst)
66 begin
```

```
if (rst) begin
67
       led_r <= 1'b0;
68
       end
69
       else begin
70
           if (cmd) begin
71
           led_r <= 1'b1;
72
           end
73
           else if (resultvalid) begin
74
           led_r <= 1'b0;
75
           end
76
      end
77
78 end
79 / /---
                                                             - 1
so always @(posedge clk or posedge rst)
81 begin
       if(rst) begin
82
           state <= 'IDLE;
83
       end
84
       else begin
85
           state <= next_state;</pre>
86
       end
87
ss end
89 / /-
                                                            - 2
_{90} always @(*)
91 begin
           case(state)
92
                'IDLE: begin
93
                //--
                                                        - States for the direct
94
      signals from cpu
                // If adress is c0..10 \rightarrow write process start
95
                     if (en && wen && addr==32'hc0000010) begin
96
                          next_state = 'WDA0;
97
                     end
98
                // If address is c0 \dots 11 -> control signal is set for one
99
      clock
                     else if (en && wen && addr==32'hc0000011) begin
100
                          next\_state = 'CTRL;
                     end
                //-
                                                       - States for the direct
103
      signals from dm
                     else if (dm_cmd) begin
104
                          next_state = 'CTRL_DM;
```

```
end
106
                     else if (dm_wen) begin
107
                         next_state = WDA0_DM;
108
                    end
109
                     else begin
110
                         next\_state = 'IDLE;
111
                    end
                end
113
                'WDA0: begin
114
                     next\_state = 'WDA1;
                end
                'WDA1: begin
117
                     next_state = 'IDLE;
118
                end
119
                WDA0_DM: begin
120
                     next_state = WDA1_DM;
                end
                WDA1_DM: begin
123
                     next_state = 'WAIT_DM;
124
                end
                'CTRL:
                              begin
126
                     next_state = 'IDLE;
                end
128
                'CTRL_DM:
                              begin
129
                     next_state = 'WAIT_DM;
130
                end
                WAIT DM:
                              begin
                     next\_state = (dm\_cmd || dm\_wen)? WAIT_DM :
                     (en \&\& wen \&\& addr = 32'hc0000010)? 'WDA0 :
134
                     'IDLE;
                end
136
                default: next_state = 'IDLE;
138
           endcase
139
140 end
141 / /-
                                                             3
_{142} always @(*)
143 begin
      invalid_r = 1'b0;
144
       ctrl r
              = 1'b0;
145
      datahalf_r = 16'h0;
146
      case(state)
147
```

```
'IDLE: begin
148
                             = 1'b0;
                invalid_r
149
                             = 1'b0;
                ctrl_r
                datahalf_r = 16'h0;
           end
           'WDA0: begin
                invalid_r
                             = 1'b1;
154
                             = 1'b0;
                ctrl r
                datahalf_r = { wdata [23:16] , wdata [31:24] };
156
           end
           'WDA1: begin
158
                             = 1'b1;
                invalid r
                ctrl_r
                             = 1'b0;
160
                datahalf_r = \{ wdata[7:0], wdata[15:8] \};
161
           end
162
           WDA0_DM: begin
163
                invalid_r = 1'b1;
164
                ctrl_r
                        = 1'b0;
165
                datahalf_r = \{ dm_wdata[23:16], dm_wdata[31:24] \};
166
           end
167
           WDA1_DM: begin
168
                invalid r
                             = 1'b1;
169
                ctrl r
                         = 1'b0;
                datahalf_r = \{ dm_wdata[7:0], dm_wdata[15:8] \};
171
           end
172
           'CTRL: begin
                invalid r
                             = 1'b0;
174
                ctrl_r
                             = wdata [0];
                datahalf_r = 16'h0;
           end
           'CTRL_DM: begin
178
                invalid_r = 1'b0;
179
                ctrl r
                             = \operatorname{dm}_{\operatorname{wdata}}[0];
180
                datahalf r = 16'h0;
181
           end
182
           'WAIT_DM: begin
183
                invalid_r = 1'b0;
184
                ctrl r
                          = 1'b0;
185
                datahalf_r = 16'h0;
186
           end
187
       endcase
188
189 end
```

190	//	Assign		
191	assign	cmd	=	$ctrl_r;$
192	assign	din	=	$datahalf_r;$
193	assign	invalid	=	invalid_r;
194	assign	rdata	=	result;
195	assign	res_inter	=	resultvalid
196	assign	led	=	led_r;
197				
109	endmodule			



B.1.2 POMAA_constants.vh

```
1// POMAA constant definitions
2
_{3}// 1: states for FSM which handles the data from core
<sup>4</sup> 'define FSM_STATE_WIDTH 5
6 'define IDLE
                     'FSM_STATE_WIDTH' h0
<sup>7</sup> 'define WDA0
                     'FSM_STATE_WIDTH' h1
<sup>8</sup> 'define WDA1
                     'FSM_STATE_WIDTH' h2
9 'define CTRL
                     'FSM_STATE_WIDTH' h3
10 'define READ
                     'FSM_STATE_WIDTH' h4
11
12// 2. States for data from dm directly
<sup>13</sup> 'define CTRL_DM 'FSM_STATE_WIDTH' h5
<sup>14</sup> 'define WAIT_DM 'FSM_STATE_WIDTH' h6
<sup>15</sup> 'define WDA0_DM 'FSM_STATE_WIDTH' h7
<sup>16</sup> 'define WDA1_DM 'FSM_STATE_WIDTH' h8
```

Auflistung B.2: POMAA_constants.vh

B.1.3 JTAG Task jtag_dmi_write

```
1task jtag_dmi_write;
  _2 input [5:0] addr;
  <sup>3</sup>input [31:0] data;
  4 input [1:0] command;
  5
  6 output reg [31:0] result;
  <sup>8</sup> begin
  9 // DEBUG if (command == 2'h2) $display("dmi: write to %h : %h", addr, data);
10 // goto Shift-IR state
11 tdi \ll 1'b0;
12 \text{ tms} \le 1'b0; \ \#(5*CLK\_PERIOD) \ \text{tck} \le 1'b1; \ \#(5*CLK\_PERIOD) \ \text{tck} \le 1'b0;
13 tms \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b0;
        tms \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b0;
14
        tms \ll 1'b0; \#(5*CLK\_PERIOD) tck \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b0;
16 \text{ tms} \le 1'b0; \ \#(5*CLK \text{ PERIOD}) \text{ tck} \le 1'b1; \ \#(5*CLK \text{ PERIOD}) \text{ tck} \le 1'b0;
       // Shift in address of DMI register (LSB to MSB)
17
        tms <= 1'b0;
18
        tdi \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b0;
19
        tdi \le 1'b0; \#(5*CLK \text{ PERIOD}) tck \le 1'b1; \#(5*CLK \text{ PERIOD}) tck \le 1'b0;
20
        tdi \leq 1'b0; \#(5*CLK\_PERIOD) tck \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b0;
21
        tdi \leq 1'b0; \#(5*CLK\_PERIOD) tck \leq 1'b1; \#(5*CLK\_PERIOD) tck \leq 1'b0;
22
        tms <= 1'b1;
23
       tdi \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b0;
24
       // goto Update-IR state
25
       tdi <= 1'b0;
26
        tms \le 1'b1; \#(5*CLK \text{ PERIOD}) tck \le 1'b1; \#(5*CLK \text{ PERIOD}) tck \le 1'b0;
       // goto Shift-DR state
28
       tdi <= 1'b0;
29
        tms \le 1'b1; \#(5*CLK\_PERIOD) tck \le 1'b1; \#(5*CLK\_PERIOD) tck \le 1'b0;
30
        tms \ll 1'b0; \#(5*CLK\_PERIOD) tck \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b0;
        tms \ll 1'b0; \#(5*CLK\_PERIOD) tck \ll 1'b1; \#(5*CLK\_PERIOD) tck \ll 1'b0;
32
        // shift in DMI address (0x10), data (0x80000000) and write command (0x2)
        tms <= 1'b0;
34
        tdi \leq command[0]; \#(5*CLK_PERIOD) tck \leq 1'b1; \#(5*CLK_PERIOD) tck \leq 1'b1; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck < 1'b1'
               1'b0;
        tdi \leq command [1]; \#(5*CLK_PERIOD) tck \leq 1'b1; \#(5*CLK_PERIOD) tck \leq 1'b1; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck \leq 1'b1'; \#(5*CLK_PERIOD) tck < 1'b1
               1'b0;
       tdi \ll data[0]; \#(5*CLK\_PERIOD) result[0] \ll tdo; tck \ll 1'b1;
               \#(5*CLK\_PERIOD) tck <= 1'b0;
```
HDL Code

```
<sup>39</sup> tdi \leq data [1]; #(5*'CLK_PERIOD) result [1] \leq tdo; tck \leq 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
40 tdi \leq data [2]; \#(5*CLK\_PERIOD) result [2] \leq tdo; tck \leq 1'b1;
    \#(5*'CLK\_PERIOD) tck <= 1'b0;
  tdi \ll data[3]; \#(5*CLK_PERIOD) result[3] \ll tdo; tck \ll 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
42
  tdi \ll data[4]; \#(5*CLK\_PERIOD) result[4] \ll tdo; tck \ll 1'b1;
43
    #(5*CLK\_PERIOD) tck <= 1'b0;
44 tdi \leq data [5]; \#(5*CLK\_PERIOD) result [5] \leq tdo; tck \leq 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
45 tdi \ll data[6]; \#(5*CLK\_PERIOD) result[6] \ll tdo; tck \ll 1'b1;
    #(5*CLK\_PERIOD) tck <= 1'b0;
46 tdi \leq data [7]; #(5*'CLK_PERIOD) result [7] \leq tdo;
                                                         tck <= 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
47
48 tdi \leq data [8]; \#(5*CLK\_PERIOD) result [8] \leq tdo; tck \leq 1'b1;
    #(5*CLK\_PERIOD) tck <= 1'b0;
49 tdi \ll data[9]; \#(5*CLK\_PERIOD) result[9] \ll tdo; tck \ll 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
  tdi \ll data[10]; \#(5*CLK\_PERIOD) result[10] \ll tdo; tck \ll 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
tdi \leq data [11]; #(5*CLK_PERIOD) result [11] \leq tdo;
                                                           tck <= 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
52
  tdi \ll data[12]; \#(5*CLK\_PERIOD) result[12] \ll tdo; tck \ll 1'b1;
53
    #(5*CLK\_PERIOD) tck <= 1'b0;
tdi \leq data [13]; #(5*CLK_PERIOD) result [13] \leq tdo;
                                                            tck <= 1'b1;
    \#(5*'CLK\_PERIOD) tck <= 1'b0;
55 tdi <= data [14]; #(5*'CLK_PERIOD) result [14] <= tdo;
                                                            tck <= 1'b1;
    \#(5*CLK\_PERIOD) tck <= 1'b0;
56 tdi \ll data[15]; \#(5*CLK_PERIOD) result[15] \ll tdo; tck \ll 1'b1;
    #(5*CLK\_PERIOD) tck <= 1'b0;
57
  tdi \ll data[16]; \#(5*CLK\_PERIOD) result[16] \ll tdo;
                                                            tck <= 1'b1;
58
    \#(5*CLK\_PERIOD) tck <= 1'b0;
  tdi \ll data[17]; \#(5*CLK\_PERIOD) result[17] \ll tdo;
                                                            tck <= 1'b1;
59
    \#(5*CLK\_PERIOD) tck <= 1'b0;
  tdi \ll data[18]; \#(5*CLK\_PERIOD) result[18] \ll tdo;
                                                            tck <= 1'b1;
60
    #(5*CLK\_PERIOD) tck <= 1'b0;
tdi <= data [19]; \#(5*CLK\_PERIOD) result [19] <= tdo; tck <= 1'b1;
    #(5*CLK\_PERIOD) tck <= 1'b0;
```

62	
63	$tdi \ll data[20]; \#(5*CLK_PERIOD) result[20] \ll tdo; tck \ll 1'b1;$
64	$\#(5*\text{CLK_FERIOD}) \text{tck} \ll 1 \text{b0};$ $\text{tdi} \ll \text{data}[21]; \#(5*\text{CLK_PERIOD}) \text{result}[21] \ll \text{tdo}; \text{tck} \ll 1 \text{b1};$
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
65	tdi <= data[22]; #(5*'CLK_PERIOD) result[22] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
66	tdi <= data[23]; #(5*'CLK_PERIOD) result[23] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
67	
68	tdi <= data[24]; #(5*'CLK_PERIOD) result[24] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
69	$tdi \ll data[25]; \#(5*CLK_PERIOD) result[25] \ll tdo; tck \ll 1'b1;$
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
70	tdi <= data[26]; #(5*'CLK_PERIOD) result[26] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
71	tdi <= data[27]; #(5*'CLK_PERIOD) result[27] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
72	
73	tdi <= data[28]; #(5*'CLK_PERIOD) result[28] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
74	tdi <= data[29]; #(5*'CLK_PERIOD) result[29] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
75	tdi <= data[30]; #(5*'CLK_PERIOD) result[30] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
76	tdi <= data[31]; #(5*'CLK_PERIOD) result[31] <= tdo; tck <= 1'b1;
	$#(5*CLK_PERIOD)$ tck <= 1'b0;
77	
78	tdi <= addr [0]; #(5*'CLK_PERIOD) tck <= 1'b1; #(5*'CLK_PERIOD) tck <=
	1 'b0 ;
79	$\texttt{tdi} \mathrel{<=} \texttt{addr} \texttt{[1]}; \ \#(\texttt{5*CLK_PERIOD}) \ \texttt{tck} \mathrel{<=} \texttt{1'b1}; \ \#(\texttt{5*CLK_PERIOD}) \ \texttt{tck} \mathrel{<=} \texttt{tdi} \mathrel{$ } \texttt{tdi} \mathrel{<=} \texttt{tdi} \texttt{tdi}
	1 'b0 ;
80	$tdi \ <= \ addr \left[2 \right]; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \#(5*CLK_PERIOD) \ \ tck \ <= \ 1'b1; \ \ \ \#(5*CLK_PERIOD) \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$
	1 'b0 ;
81	tdi <= addr[3]; $\#(5*CLK_PERIOD)$ tck <= 1'b1; $\#(5*CLK_PERIOD)$ tck <=
	1 'b0;
82	tdi <= addr [4]; #(5*'CLK_PERIOD) tck <= 1'b1; #(5*'CLK_PERIOD) tck <=
	1 'b0;
83	tdi <= addr[5]; $\#(5*CLK_PERIOD)$ tck <= 1'b1; $\#(5*CLK_PERIOD)$ tck <=
	1 'b0;
84	tms <= 1'b1;
85	tdi <= 1'b0; $\#(10*CLK_PERIOD)$ tck <= 1'b1; $\#(10*CLK_PERIOD)$ tck <= 1'b0;

```
%% // goto Update-DR state
%% tdi <= 1'b0;
%% tms <= 1'b1; #(5*'CLK_PERIOD) tck <= 1'b1; #(10*'CLK_PERIOD) tck <= 1'b0;
%% yoto RUN_TEST_IDLE state
%% tms <= 1'b0; #(5*'CLK_PERIOD) tck <= 1'b1; #(10*'CLK_PERIOD) tck <= 1'b0;
%% end
%%
```

Auflistung B.3: jtag_dmi_write.vh

C Software-Bedienung

C.1 Eclipse

C.1.1 OpenOCD Pfadeinstellung

	OpenO	CD Path		¢ • =	> •
Resource Builders C/C++ Build C/C++ General	Configur configur After inst	e the location where GNU MCU Eclipse OpenOCD is installed. The values are stored in the workspace (not in the p ations of this project, and override the workspace or global paths. talling OpenOCD updates, restart Eclipse for the defaults to be re-evaluated and use the Restore Defaults button t	roject). They are used fo to configure the new loc	r all build ation.	
Linux Tools Path	Executab	le: openocd			
MCU Build Tools Path Jumper Path pyOCD Path QEMU Path RISC-V Toolchains Path: SEGGER J-Link Path Project Natures	Folder:	C:/Users/FabianBruenger/AppData/Roaming/xPacks/@xpack-dev-tools/openocd/0.10.0-13.1/.content/bin	Browse	xPack.	
Project References	~		Restore Defaults	Apply	1

Abbildung C.1: Einstellungen für OpenOCD Pfad

C.1.2 Debugger Einstellung

Name: Test3 Debug			
Main 🏇 Debugge	r 💊 Startup 💱 Source 🗆 Common 🖫 SVD Path		
OpenOCD Setup			
Start OpenOCD	locally		
Executable path:	$\label{eq:c:Users} Fabian Bruenger \product and \produc$	Browse	Variables
Actual executable:	C:\Users\FabianBruenger\AppData\Roaming\xPacks\@xpack-dev-tools\openocd\0.10.0-13.1\.content\bin\openocd.exe		
	(to change it use the <u>global</u> or <u>workspace</u> preferences pages or the <u>project</u> properties page)		
GDB port:	3333		
Telnet port:	4444		
Tcl port:	6666		
Config options:	-f "interface/ftdi/olimex-arm-usb-tiny-h.cfg" -f "target/airi5c.cfg"		< >
Allocate console for the telnet connection			
GDB Client Setup			
Start GDB session	nc		
Executable name:	$\label{eq:clusers} C: Users \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$	Browse	Variables
Actual executable:	Actual executable: C:\Users\FabianBruenger\AppData\Roaming\xPacks\@xpack-dev-tools\riscv-none-embed-gcc\8.3.0-1.1.1\.content\bin\riscv-none-embed-gdb.exe		
Other options:			
Commands:	set mem inaccessible-by-default off set arch riscv:rv32		$\hat{}$
Remote Target			
Host name or IP ad	ddress: localhost		
Port number:	3333		
Force thread list (update on suspend		
		Re	estore default

Abbildung C.2: Einstellungen für Debugging

```
if { [info exists CHIPNAME] } {
  set _CHIPNAME $CHIPNAME
} else {
  set _CHIPNAME airi5c
}
reset_config none
adapter_khz 1000
jtag newtap $_CHIPNAME tap -irlen 5 -ircapture 0x01 -expected-id 0x10001001
target create airi5ctarget riscv -chain-position airi5c.tap
```

Auflistung C.1: airi5c.cfg

C.1.3 Building Tools Pfadeinstellung

Properties for Test3					\times
type filter text	Build Tools Path				⇒ ▼ ▼
Resource Builders	The location where various GNU MCU Eclipse buil	d tools are installed. They are used for all build configurations of this project,	and override the workspace or g	lobal paths.	
> C/C++ Build	Build tools folder: C:/Users/FabianBruenger/App	Data/Roaming/xPacks/@gnu-mcu-eclipse/windows-build-tools/2.12.1-1/.cor	itent/bin Browse	xPack	
> C/C++ General					
Linux Tools Path					
✓ MCU					
Build Tools Path					
Jumper Path					
OpenOCD Path					
pyOCD Path					
QEMU Path					
RISC-V Toolchains Paths					
SEGGER J-Link Path					
Project Natures					
Project References			Postoro Dofaulto	Appl	
< >			nestore Delauits	Appi	у
?			Apply and Close	Cancel	

Abbildung C.3: Einstellungen für Building Tools

C.1.4 Toolchain Pfadeinstellung

Properties for Test3	— 🗆 X
type filter text	RISC-V Toolchains Paths 🔅 🔻 🗸
> Resource Builders > C/C++ Build > C/C++ General	Configure the location where various GNU RISC-V toolchains are installed. The values are stored in the workspace (not in the project). They are used for all build configurations of this project, and override the workspace or global paths. Toolchain name: GNU MCU RISC-V GCC
Linux Tools Path	Toolchain folder: C:/Users/FabianBruenger/AppData/Roaming/xPacks/@xpack-dev-tools/riscv-none-embed-gcc/8.3.0-1.1.1/.content/bin Browse xPack
✓ MCU	
Build Tools Path	
Jumper Path	
OpenOCD Path	
pyOCD Path	
QEMU Path	
SEGGER Llink Path	
Project Natures	
Project References	
< >	Restore Defaults Apply
0	Apply and Close Cancel

Abbildung C.4: Toolchain Pfadeinstellung

C.1.5 Gitlab

Runners activated for this project



Abbildung C.5: Gitlab-Runner

C.2 Vivado

λ.	Re-customize IP 🔶	• >
Block Memory Generator (8.3)		4
1 Documentation 📄 IP Location C Swit	ch to Defaults	
IP Symbol Power Estimation	Component Name blk_mem_gen_0	
✓ Show disabled ports	Basic Port A Options Port B Options Other Options Summary Pipeline Stages within Mux 0 Mux Size: 16x1	
+ AXI_SLAVE_S_AXI + AXI_RE_SLAVE_S_AXI + BRAM_PORTA + BRAM_PORTB regcea sbikerr regceb dbikerr injectsbikerr injectsbikerr ret_busy	 ✓ Load Init File Coe File mente/riscv-caeco/files/extended/riscv-caeco.coe ✓ Fill Remaining Memory Locations Remaining Memory Locations (Hex) 0 	
slater s.aci_injectbiter s.aci_injectbiter	Structural/UniSim Simulation Model Options Defines the type of warnings and outputs are generated when a read-write or write-write collision occurs. Collision Warnings All	
	Behavioral Simulation Model Options Disable Collision Warnings K	-
T	OK	

Abbildung C.6: Einstellungen zum Laden des COE Files für BRAM

D Verilog Module und Blockschaltbilder

D.1 Verilogmodule



Abbildung D.1: FPGA Wrapper Modul



Abbildung D.2: Raifes Top Modul



Abbildung D.3: Raifes Core Modul



Abbildung D.4: Pipeline Modul



Abbildung D.5: I und D Bus







Abbildung D.7: I Bus sync



Abbildung D.8: DTM



Abbildung D.9: DM



Abbildung D.10: Pipeline



Abbildung D.11: Regfile

25 <u>-</u>	ctrl
0	PC_src_sel[2:0]
	alu_op[3:0]
	bypass_rs1
	bypass_rs2
	csr_cmd[2:0]
clk	csr_imm_sel
cmp_true	dmem_en
dmem_badmem_e	dmem_size[2:0]
dmem_wait	dmem_type[2:0]
dmode_WB	dmem_wen
illegal_csr_access	dret
imem_badmem_e	eret
imem_wait	exception_WB
inst_DX[31:0]	exception_code_WB[3:0]
interrupt_pending	imm_type[1:0]
interrupt_taken	kill_IF
pcpi_ready	pcpi_valid
pcpi_wait	redirect
prv[1:0]	reg_to_wr_WB[4:0]
reset	retire_WB
stepmode	src_a_sel[1:0]
	src_b_sel[1:0]
	stall_DX
	stall_IF
	stall_WB
	wb_src_sel_WB[1:0]
	wr_reg_WB
rai	ifes_ctrl

Abbildung D.12: Steuerwerk



Abbildung D.13: CSRs

D.2 Blockschaltbilder



Abbildung D.14: Caecointerface BSB