TY  - THES
U1  - Bachelor Thesis
A1  - Mokrane, Oussama
T1  - Entwicklung eines Low-Side Komparators für einen Sägezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie
N2  - In dieser Arbeit wird ein Low-Side Komparator entwickelt.
Der Low Side Komparator wird in die integrierte Schaltung eines Sägezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll.
Für die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme.
Diese Software bietet Simulationsmodelle für alle im Tiefsetzsteller verwendeten Bauteile.
Y2  - 2018
UN  - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476
U6  - https://doi.org/10.26205/opus-3047
DO  - https://doi.org/10.26205/opus-3047
SP  - 63
S1  - 63
ER  - 
TY  - THES
U1  - Bachelor Thesis
A1  - Deniz, Sahin
T1  - Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie für die Verwendung in einem synchronen DC-DC Spannungswandler
N2  - In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt.
Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden.
Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile.
Y2  - 2018
UN  - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423
U6  - https://doi.org/10.26205/opus-3042
DO  - https://doi.org/10.26205/opus-3042
SP  - 86
S1  - 86
ER  - 
TY  - THES
U1  - Bachelor Thesis
A1  - Tijani, Sofiene
T1  - VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus
N2  - Im Rahmen dieser Arbeit werden digitale Schaltungen für die Berechnung von
Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert.
Da diese für die Entwicklung eines kompakten Winkelsensors benötigt
werden, wird für die Realisierung der CORDIC-Algotihmus verwendet, welcher
die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand
auf einem FPGA erlaubt. Für die beiden Operationen wird in VHDL jeweils ein
Modul entworfen und simuliert und abschließend auf einem Testboard überprüft.
Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie
dessen Genauigkeit bei der Berechnung über einen weiten Arbeitsbereich verifiziert.
Y2  - 2020
UN  - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974
U6  - https://doi.org/10.26205/opus-2997
DO  - https://doi.org/10.26205/opus-2997
SP  - 61
S1  - 61
ER  -