TY - THES U1 - Master Thesis A1 - Christiani, Stanislav T1 - Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie N2 - Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen. N2 - In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33576 UR - https://opus.bsz-bw.de/fhdo/frontdoor/index/index/searchtype/latest/docId/3361/start/0/rows/10 U6 - https://doi.org/10.26205/opus-3357 DO - https://doi.org/10.26205/opus-3357 N1 - Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 SP - 80 S1 - 80 ER - TY - THES U1 - Bachelor Thesis A1 - Demske, Conrad T1 - Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers N2 - Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. Für die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631 U6 - https://doi.org/10.26205/opus-3063 DO - https://doi.org/10.26205/opus-3063 SP - 99 S1 - 99 ER - TY - THES U1 - Bachelor Thesis A1 - Deniz, Sahin T1 - Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie für die Verwendung in einem synchronen DC-DC Spannungswandler N2 - In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423 U6 - https://doi.org/10.26205/opus-3042 DO - https://doi.org/10.26205/opus-3042 SP - 86 S1 - 86 ER - TY - THES U1 - Master Thesis A1 - Drissi El Bouzaidi, Achraf T1 - Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise N2 - Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und Überprüfung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gemäß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden können. Der Hauptbestandteil beschäftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur Überprüfung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testfällen und einer Zusammenfassung der Ergebnisse. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685 U6 - https://doi.org/10.26205/opus-3368 DO - https://doi.org/10.26205/opus-3368 SP - 148 S1 - 148 ER - TY - THES U1 - Bachelor Thesis A1 - Eroglu, Oguz T1 - Entwurf von Leiterplatten für die Versorgung und Auslesung eines optischen Winkelgebers N2 - Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle der Poldi Platine implementiert und getestet. Für die Ausgänge der Spannungsversorgung auf der ersten Platine werden Terminalblöcke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des Poldi- Sensors können damit verbunden werden, um versorgt zu werden. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527 U6 - https://doi.org/10.26205/opus-3352 DO - https://doi.org/10.26205/opus-3352 SP - 66 S1 - 66 ER - TY - THES U1 - Master Thesis A1 - Fariad, Dardae T1 - Entwicklung und Validierung einer Simulationsumgebung mit fernwirk- und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java N2 - Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung fernwirk- und stationsleittechnischer Vorgänge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der Übertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende fernwirk- und stationsleittechnische Vorgänge auslösen. In Melderichtung sind spontane Prozessänderungen oder durch Steuervorgänge ausgelöste Änderungen durch Generierung und Übertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung können durch eine IEC 60870-5-104 Kommunikation ausgelöste Vorgänge innerhalb eines Fernwirkgerätes sowie anhand einer Prozesssimulation demonstriert werden. KW - Energieautomation Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21443 U6 - https://doi.org/10.26205/opus-2144 DO - https://doi.org/10.26205/opus-2144 SP - IV, 123 S1 - IV, 123 ER - TY - THES U1 - Bachelor Thesis A1 - Gasmi, Amine T1 - Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator N2 - Die Bachelorthesis beschäftigt sich mit dem Entwurf eines Tiefsetzstellers in einer 180nm CMOS Technologie. Der Fokus liegt auf der Umsetzung einer Regelung, die auf einem Hysterese Verfahren beruht und dafür sorgt, dass der Tiefsetzsteller die erforderliche Ausgangsspannung unabhängig von Störparametern erreicht. Zwei verschiedene Verfahren, die auf einer Welligkeitsinjektionstechnik beruhen, werden vorgestellt und untersucht. Der Tiefsetzsteller wird für eine gegebene Spezifikation ausgelegt und es werden beide Ansätze der Hysterese-Regelung umgesetzt und mit Hilfe der Simulationsresultate verifiziert Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32825 U6 - https://doi.org/10.26205/opus-3282 DO - https://doi.org/10.26205/opus-3282 SP - 29 S1 - 29 ER - TY - THES U1 - Bachelor Thesis A1 - Guellaf, Othmane T1 - Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung N2 - Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung. Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis durchgeführten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde. Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen berührungslosen Win-kelsensor zu entwickeln. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30664 U6 - https://doi.org/10.26205/opus-3066 DO - https://doi.org/10.26205/opus-3066 SP - 44 S1 - 44 ER - TY - THES U1 - Master Thesis A1 - Heimann, André T1 - Entwicklung einer mobilen SCADA-Einheit für energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java N2 - Die Masterthesis Entwicklung einer mobilen SCADA-Einheit für energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java umfasst die Programmierung einer mobilen SCADA-Einheit für energietechnische Schaltanlagen. Dabei wird im Rahmen dieser Arbeit ein der Norm IEC 60870-5-104 entsprechender Client entwickelt. Dieser Client regelt mittels einer Schnittstelle die Kommunikation zwischen einer Benutzeroberfläche und einem Fernwirkgerät. Die Benutzeroberfläche ist für einfache Schaltanlagen parametrierbar. Prüfprozeduren sorgen für einen reibungslosen Kommunikationsfluss. In Melderichtung werden die empfangenen Informationen genutzt, um ein Prozesszustandsbild der Schaltanlage zu erstellen. In Befehlsrichtung können Sollwerte und Doppelbefehle abgesetzt werden. Zum Ausbau der Datensicherung können die Parameter in einer Datenbanksicherung angelegt werden. Mit der mobilen SCADA-Einheit kann mit einem Fernwirkgerät eines beliebigen Herstellers über die Norm IEC 60870-5-104 kommuniziert werden und diese als Displaysteuerung eingesetzt werden. KW - Energieautomation Y2 - 2017 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21069 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21069 SP - 104 S1 - 104 ER - TY - CHAP U1 - Buchbeitrag A1 - Höttger, Robert A1 - Igel, Burkhard A1 - Spinczyk, Olaf T1 - On reducing busy waiting in AUTOSAR via task-release-delta-based runnable reordering T2 - Proceedings of the 2017 Design, Automation & Tes in Europe (DATE) : 27-31 March 2017, Swisstech, Lausanne, Switzerland Y1 - 2017 SP - 1510 EP - 1515 PB - IEEE CY - Piscataway, NJ ER -