TY - BOOK U1 - Buch A1 - Beenken, Matthias T1 - Pools und Dienstleister für Versicherungsmakler N2 - Studie, herausgegeben vom Bundesverband Deutscher Versicherungskaufleute BVK e.V. in Kooperation mit bbg Betriebsberatungs GmbH Versicherungsforen Leipzig GmbH Maklerforen Leipzig GmbH. Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31647 SN - 978-3-00-071057-5 SB - 978-3-00-071057-5 U6 - https://doi.org/10.26205/opus-3164 DO - https://doi.org/10.26205/opus-3164 SP - 97 S1 - 97 PB - BVK Dienstleistungsgesellschaft mbH CY - Bonn ER - TY - THES U1 - Bachelor Thesis A1 - Kiyak, Mehmet T1 - Konfiguration einer GNU RISC-V Toolchain für die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE N2 - Diese Arbeit beschäftigt sich mit der Konfiguration der GNU RISC-V Toolchain für die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung. In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain für die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu gehört das Linker-Script, die Vektortabelle und der Startcode. N2 - This thesis focuses on the configuration of the GNU RISC-V toolchain for the first programming of the development board Sipeed Longan Nano in the Eclipse development environment. In this context, the structure of a microcontroller, the process of creating a software and the configuration of the GNU RISC-V toolchain for programming the RGB LED of the development board were described. This includes the linker script, the vector table and the start code. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31230 U6 - https://doi.org/10.26205/opus-3123 DO - https://doi.org/10.26205/opus-3123 SP - 81 S1 - 81 ER - TY - THES U1 - Master Thesis A1 - Beer, Aaron T1 - Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen N2 - Die vorliegende Masterthesis beschreibt die Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen. Zu Beginn wird eine Einleitung in die Synthese digitaler Schaltungen sowie aller für die Optimierung relevanten Parameter gegeben. Das Liberty-Format zur Beschreibung von Zellbibliotheken wird erläutert und die für die Optimierung erstellte Zellbibliothek imes_cc wird vorgestellt. Daraufhin wird die Synthese von Testschaltungen unter Einbezug der Bibliothek mithilfe eines automatisierten Arbeitsablaufs vorgestellt. Hierbei werden Timing-, Area-, und Power-Parameter zur Beurteilung der synthetisierten Netzliste aus den erstellten Reports herausgelesen und vergleichend dargestellt. Die Implementierung des Algorithmus auf Basis des Scikit-Optimize-Moduls wird daraufhin erläutert und die erzielten Optimierungen anhand der Testschaltungen dargestellt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31146 U6 - https://doi.org/10.26205/opus-3114 DO - https://doi.org/10.26205/opus-3114 SP - 187 S1 - 187 ER - TY - THES U1 - Bachelor Thesis A1 - Porombka, Jonas T1 - Urbane Soundscapes - Der Lärm im urbanen Raum und auditive Stadtgestaltung am Beispiel der Stadt Bochum N2 - Das Ziel der vorliegenden Bachelorarbeit ist die Vermittlung eines grundlegenden Verständnisses für die akustischen Umgebungen einer Stadt und die Auswirkungen von Lärm auf den menschlichen Organismus und die Umwelt. Hierfür werden zunächst eine Einführung in die Soundscape-Forschung gegeben und wichtige Begrifflichkeiten für die Analyse von Soundscapes erläutert. Am Beispiel der Stadt Bochum wird anschließend auf den Zustand der akustischen Umgebungen im urbanen Raum eingegangen und die Relevanz der auditiven Stadtplanung verdeutlicht. Daraufhin wird ein Einblick in aktuelle Forschungen gegeben, die auf einen neuen und den klanglichen Aspekt umfassenden Standpunkt der modernen Städteplanung hoffen lassen. Abschließend wird die Konzeption und Realisierung der Soundscape-Komposition Urban Transitions unter der Berücksichtigung der gewonnenen Erkenntnisse beschrieben und ein Bezug zu vergleichbaren Werken hergestellt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31022 U6 - https://doi.org/10.26205/opus-3102 DO - https://doi.org/10.26205/opus-3102 SP - 53 S1 - 53 ER - TY - THES U1 - Bachelor Thesis A1 - Karaarslan, Remzi T1 - Automatisierte messtechnische Charakterisierung eines Time-to-Digital Converters für eine Time-of-Flight Anwendung N2 - In dieser Bachelorarbeit wird ein Time-to-Digital Converter für eine Time-of-Flight Anwendung untersucht und durch Messungen charakterisiert. Der Time-to-Digital Converter, der von zwei ehemaligen Studenten der Fachhochschule Dortmund entwickelt wurde, ist dafür zuständig, die temperaturbedingte Änderung der Einschaltverzögerung der Lichtquelle, die während den Signalaufnahmen einer Time-of-Flight Kamera entsteht, zu erfassen und die entstandenen Verzögerungen zu korrigieren. Die Aufgabe dieser Arbeit ist es, den entwickelten Testchip mit einer vorentwickelten Platine von Elmos Semiconductor SE zu analysieren und zu überprüfen, ob der Testchip ordnungsgemäß funktioniert. Um den Testchip so aussagekräftig wie möglich zu testen, wird unter Einbindung der Programmiersoftware Qt der Test des TDC automatisiert. N2 - In this bachelor thesis a time-to-digital converter for a time-of-flight application is investigated and characterized by measurement. The Time-to-Digital-Converter, which was developed by two former students of the University of Applied Sciences Dortmund, is responsible to detect the temperature induced change of the turn-on delay of the light source, which occurs during the signal recording of a Time-of-Flight camera, and to correct the resulting delays. The task of this work is to analyze the developed test chip with a pre-developed circuit board from Elmos Semiconductor SE, and to verify the proper function of the test chip. In order to test the test chip as meaningful as possible, the testing of the TDC is automated with the integration of the programming software Qt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31017 U6 - https://doi.org/10.26205/opus-3101 DO - https://doi.org/10.26205/opus-3101 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Hütte, Mario T1 - "Herzlich grüssend und Heil Hitler!“ – Der Briefwechsel der Bibliothekare Georg Leyh und Karl Preisendanz während der Zeit des Nationalsozialismus (Langfassung) N2 - Die Bibliothekare Georg Leyh (1877-1968), Direktor der Universitätsbibliothek Tübingen 1921-1947, und Karl Preisendanz (1883-1968), Direktor der Universitätsbibliothek Heidelberg 1935-1945, standen während der Zeit des Nationalsozialismus in engem brieflichen Kontakt. Die in den Nachlässen von Leyh (Staatsbibliothek zu Berlin – Preußischer Kulturbesitz) und Preisendanz (Universitätsbibliothek Heidelberg) überlieferte Korrespondenz stellt eine bedeutende Quelle zur neueren Bibliotheksgeschichte dar. Für die vorliegende Studie wurden insgesamt 165 Briefe ausgewertet, die sowohl berufliche als auch private Themen behandeln. Die Untersuchung gibt Aufschluss über biographische Aspekte, das Verhältnis der beiden Korrespondenten zueinander und liefert Erkenntnisse zum Zustand des wissenschaftlichen Bibliothekswesens in Diktatur und Krieg. N2 - The librarians Georg Leyh (1877-1968), director of the Tübingen University Library 1921-1947, and Karl Preisendanz (1883-1968), director of the Heidelberg University Library 1935-1945, were in close correspondence during the National Socialist era. The correspondence, preserved in the bequests of Leyh (Staatsbibliothek zu Berlin – Preußischer Kulturbesitz) and Preisendanz (Heidelberg University Library), represents an important source for recent library history. For the present study, a total of 165 letters were analysed, covering both professional and private topics. The study provides information on biographical aspects, the relationship between the two correspondents and provides insights into the state of academic librarianship during the dictatorship and the war. KW - Wissenschaftliche Bibliothek KW - Bibliotheksgeschichte KW - Bibliothekspolitik KW - Nationalsozialismus KW - Weltkrieg <1939-1945> Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30909 SN - 1864-2950 SS - 1864-2950 U6 - https://doi.org/10.26205/opus-3090 DO - https://doi.org/10.26205/opus-3090 SP - 69 S1 - 69 ER - TY - THES U1 - Master Thesis A1 - Bankowsky, Maurice T1 - Validierung des SLDO-Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer N2 - Die Master-Thesis umfasst die Einführung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfläche mittels Qt programmiert, sowie Montage- und Lötarbeiten durchgeführt. Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer über denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software“ durchgeführt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verfügung gestellt, um die Steigung und den Offset der Eingangsspannung über das Testtool in einem bestimmten Bereich automatisiert zu variieren. N2 - The master thesis includes the introduction to the CERN projects and to the Shunt LDO controller. The regulator will be developed from revision 0.1 to revision 0.3. This will involve PCB development using Altium Designer, graphical user interface programming using Qt, as well as assembly and soldering work. The main point of the thesis is the validation of the SLDO voltage regulator for the pixel detectors of the ATLAS and CMS experiments at the HL-LHC. Another key point is the implementation of digital potentiometers over which an automated measurement process can be performed by means of the "Shuldo Test Measurement Control Software". This provides the user with an application-friendly environment to automatically adjust the slope and offset of the input voltage within a certain range via the test tool. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30811 U6 - https://doi.org/10.26205/opus-3081 DO - https://doi.org/10.26205/opus-3081 SP - 170 S1 - 170 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Linnenbrink, Lukas A1 - Radtke, Michael T1 - Betriebswirtschaftliche Strukturen des Versicherungsvertriebs - BVK-Strukturanalyse 2020/2021 N2 - Seit Jahrzehnten erhebt der Bundesverband Deutscher Versicherungskaufleute e.V. (BVK) Strukturdaten bei den selbstständigen Versicherungskaufleuten. Er schafft damit Transparenz über Umsatz- und Kostenstrukturen und deren Veränderung im Lauf der Zeit. Alle zwei Jahre werden diese Daten erhoben. Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30801 SN - 978-3-938226-65-0 SB - 978-3-938226-65-0 U6 - https://doi.org/10.26205/opus-3080 DO - https://doi.org/10.26205/opus-3080 SP - 163 S1 - 163 PB - VersicherungsJournal Verlag CY - Ahrensburg ER - TY - THES U1 - Master Thesis A1 - Bouroumiya, Reda T1 - Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators für eine CAN Bittiming Einheit in 65nm CMOS Technologie N2 - Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung für den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulszähler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten können miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und verändert die Stellgröße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gewährleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichtenübertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gewählten Regler-Parametern. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30711 U6 - https://doi.org/10.26205/opus-3071 DO - https://doi.org/10.26205/opus-3071 SP - 122 S1 - 122 ER - TY - THES U1 - Master Thesis A1 - Ledüc, Philipp T1 - Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schlüsseltechnologie zur Vernetzung digitaler Systeme und künstlicher Intelligenz N2 - In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core für die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardwareübegreifenden Systemen der Künstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeingültiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzuschätzen und wenn möglich zu verringern. KW - Soft Core KW - PCIe KW - PCI Express KW - PIPE KW - GateMate KW - FPGA KW - Künstliche Intelligenz KW - Maschinelles Lernen KW - VERILOG Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30760 U6 - https://doi.org/10.26205/opus-3076 DO - https://doi.org/10.26205/opus-3076 SP - 199 S1 - 199 ER -