TY - RPRT U1 - Forschungsbericht A1 - Opel, Harald A1 - Hauptmann, Stephan A1 - Bieseke, Tobias A1 - Oberscheidt, Lennart A1 - Hauptmann, Miriam T1 - kiU Jahresbericht 2018/2019 N2 - Jahresbericht storyLAB kiU 2018/19 Das kiU schafft eine Positionierung der Fachhochschule Dortmund und liefert ein klares Statement zu einem Paradigmenwandel in der Ausrich- tung der Hochschulziele. We focus on students trägt neben der Sicherung der Qualität der Lehre und der praxisnahen Ausbildung auch durch die öffentlich sichtbare Stellungnahme der Hochschule zu gesellschaftlichen Entwicklungen und der aktiven Beteiligung der Forschung an Visionen der Zukunft bei. Es führt die Fachhochschule Dortmund durch verschiedene Formen digitaler Präsentation, die Entwicklung und Umsetzung analoger und digitaler Diskussions- und Partizipationsformate sowie die Vernet- zung und projektorientierte Einbindung weiterer innovativer Forschungs- einrichtungen auf einen neuen Weg; hin zu einem wichtigen digitalen Erzähler in der kulturellen Landschaft in NRW und als Partner für die Stadt Dortmund und ihre kulturellen Einrichtungen. KW - Jahresbericht 2018/19 KW - storyLAB kiU KW - Künstlerische Forschung Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37126 U6 - https://doi.org/10.26205/opus-3712 DO - https://doi.org/10.26205/opus-3712 SP - 76 S1 - 76 ER - TY - CHAP U1 - Buchbeitrag A1 - Marburger, Marcel René T1 - The art of resistance BT - on contemporary responsibility of art and design T2 - Design (&) activism: perspectives on design as activism and activism as design Y1 - 2019 SP - 205 EP - 210 PB - Mimesis International CY - Sesto San Giovanni ER - TY - CHAP U1 - Buchbeitrag A1 - Eickhorst, Andreas A1 - Nowacki, Katja T1 - Väterbilder - die Rolle und Bedeutung der Väter in Familie und Jugendhilfe T2 - Kindheit - vermessen und vergessen Y1 - 2019 SP - 269 EP - 280 PB - Die Kinderschutz-Zentren CY - Köln ER - TY - CHAP U1 - Konferenzveröffentlichung ED - Wolff, Carsten ED - Reimann, Christian T1 - Dortmund International Research Conference 2019 : Conference Proceedings BT - 28-29 June 2019: Project mangament; leadership and sustainability; digital transformation; ICT, embedded systems and technology; education an learning Y1 - 2019 SN - 978-3-00-063847-3 SB - 978-3-00-063847-3 SP - 131 S1 - 131 PB - Fachhochschule Dormund CY - Dortmund ER - TY - THES U1 - Master Thesis A1 - Achtelik, Raphael T1 - Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung N2 - In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erläutert und die Instabilität der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilität nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszustände. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681 U6 - https://doi.org/10.26205/opus-3068 DO - https://doi.org/10.26205/opus-3068 SP - 58 S1 - 58 ER - TY - THES U1 - Master Thesis A1 - Düperthal, Johannes T1 - Erweiterung eines Clocktree-Analyse-Tools zur Feststellung der strukturellen Äquivalenz von Clocktrees N2 - In dieser Masterthesis wird die Entwicklung einer Komponente zum Vergleich von Clocktrees beschrieben, die als Erweiterung in ein bestehendes Clocktree-Analyse-Tool integriert wird. Das bestehende Programm ist aus einer Tcl-Anwendung und einer Qt-Applikation aufgebaut. Alle Algorithmen und eine Datenbasis, welche die Daten zu den Clocktrees enthält, sind Teil der Tcl- Anwendung. Die Benutzeroberfläche wird durch eine Qt-Applikation realisiert, welche durch die Komponente für den Vergleich der Clocktrees ergänzt wird. Der Algorithmus für diesen Äquivalenzcheck basiert auf der Graphentheorie. Dazu werden die Clocktrees in Baum-Graphen transformiert, um die daraus resultierenden Strukturen vergleichbar zu machen. Die ermittelten Elemente, welche den Unterschied verursachen, werden in der Qt-Applikation, in einem Schematic- Viewer-Widget koloriert, das bereits in der bestehenden Applikation implementiert ist. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30676 U6 - https://doi.org/10.26205/opus-3067 DO - https://doi.org/10.26205/opus-3067 SP - 86 S1 - 86 ER - TY - THES U1 - Master Thesis A1 - Fröse, Tobias T1 - Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors N2 - Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und Überwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie dürfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilität zum CAN Standard beizubehalten ist es notwendig mit wesentlich höheren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empfänger entworfen, die dazugehörigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649 U6 - https://doi.org/10.26205/opus-3064 DO - https://doi.org/10.26205/opus-3064 SP - 95 S1 - 95 ER - TY - THES U1 - Bachelor Thesis A1 - Kuka, Armin T1 - Entwurf einer I2C zu CAN Brückenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchführung von Systemtests N2 - In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erläutert. Das System beinhaltet eine Softwareoberfläche, über die ein CAN-Interface sowie ein I2C-Master angesteuert werden können. Diese sind über das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind über eine Brückenlogik verschaltet, die es in toto ermöglicht, dass Daten zwischen den Bussystemen übertragen werden können. Im Rahmen dieser Arbeit wurde die Brückenlogik und die Softwareoberfläche entwickelt. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610 U6 - https://doi.org/10.26205/opus-3061 DO - https://doi.org/10.26205/opus-3061 SP - 76 S1 - 76 ER - TY - THES U1 - Bachelor Thesis A1 - Demske, Conrad T1 - Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers N2 - Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. Für die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631 U6 - https://doi.org/10.26205/opus-3063 DO - https://doi.org/10.26205/opus-3063 SP - 99 S1 - 99 ER - TY - THES U1 - Bachelor Thesis A1 - Choukri, Yassine T1 - Entwurf und Layout einer Treiberstufe für die Verwen-dung in einem synchronen Abwärtswandler N2 - In dieser Arbeit wird eine Treiberstufe für die Verwendung in einem synchronen Abwärts-wandler entwickelt. Der Abwärtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abwärtswandlers integriert und wird für alle Funktionen verifiziert. Für den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531 U6 - https://doi.org/10.26205/opus-3053 DO - https://doi.org/10.26205/opus-3053 SP - 53 S1 - 53 ER - TY - THES U1 - Bachelor Thesis A1 - Koray, Cetin T1 - Entwicklung einer Transimpedanzverstärkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera N2 - Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverstärkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalität überprüft und im Zusammenspiel mit der Kamera getestet. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527 U6 - https://doi.org/10.26205/opus-3052 DO - https://doi.org/10.26205/opus-3052 SP - 88 S1 - 88 ER - TY - THES U1 - Bachelor Thesis A1 - Nurullah, Özkan T1 - Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle N2 - In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erläutert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und für die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 über das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine für die Platzierung der benötigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zunächst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Datenübertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops überwacht und analysiert. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651 U6 - https://doi.org/10.26205/opus-3065 DO - https://doi.org/10.26205/opus-3065 SP - 108 S1 - 108 ER - TY - THES U1 - Master Thesis A1 - Yilmaz, Semih T1 - Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie N2 - Der vorliegende Bericht „Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie“ beschreibt eine an der Fachhochschule Dortmund im Fachbereich Elektrotechnik im Rahmen der Masterthesis durchgeführte Studie. Ziel des Projekts ist die Entwicklung eines 5V Spannungsreglers, der einen CAN zu I2C Brücken Chip mit Spannung versorgt. Dabei ist zu beachten, dass die Core Transistoren in 65nm CMOS mit einer maximalen Spannung von 1,2V betrieben werden können. Der Chip soll für die Steuerung des Atlas Pixel Detektors am CERN eingesetzt werden. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30621 U6 - https://doi.org/10.26205/opus-3062 DO - https://doi.org/10.26205/opus-3062 SP - 71 S1 - 71 ER - TY - THES U1 - Master Thesis A1 - Winkler, Florian T1 - Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider N2 - Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers für den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter Berücksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst - neben einer Einführung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung und Dokumentation der erarbeiteten Simulationsergebnisse. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30597 U6 - https://doi.org/10.26205/opus-3059 DO - https://doi.org/10.26205/opus-3059 SP - 71 S1 - 71 ER - TY - THES U1 - Master Thesis A1 - Reiners, Jan-Morten T1 - Charakterisierung und Analyse vom Reverse and Forward Body Biasing als Durchsatz- und Leistungsoptimierungstechnik für Multi-Core Mikrocontroller N2 - Diese Masterthesis beschäftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zunächst die Beweggründe sowie die nötigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuführen. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalität. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C#), die Erarbeitung von Test Spezifikationen sowie die Durchführung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zukünftige Entwicklungen in diesem Bereich bewertet. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30571 U6 - https://doi.org/10.26205/opus-3057 DO - https://doi.org/10.26205/opus-3057 SP - 85 S1 - 85 ER - TY - THES U1 - Master Thesis A1 - Walsemann, Alexander T1 - Entwicklung eines Testsystems für den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs N2 - Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5- Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt. Die Bedienung des Testsystems erfolgt über ein Webinterface. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30568 U6 - https://doi.org/10.26205/opus-3056 DO - https://doi.org/10.26205/opus-3056 SP - 168 S1 - 168 ER - TY - THES U1 - Master Thesis A1 - Zorn, Jendrik T1 - Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider N2 - In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch überprüft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN für die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein für Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541 U6 - https://doi.org/10.26205/opus-3054 DO - https://doi.org/10.26205/opus-3054 SP - 86 S1 - 86 ER - TY - GEN U1 - Sonstiges A1 - Graebsch, Christine T1 - Rezension zu: Ueli Hostettler, Irene Marti, Marina Richter: Lebensende im Justizvollzug - Gefangene, Anstalten, Behörde JF - Kriminologisches Journal Y1 - 2019 VL - 2019 IS - 4 SP - 320 EP - 324 ER - TY - CHAP U1 - Buchbeitrag A1 - Marburger, Marcel René T1 - The art of resistance BT - on contemporary responsibility of art and design T2 - Design & activism : perspectives on design as activism and activism as design Y1 - 2019 SP - 205 EP - 210 PB - Mimesis International ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Beenken, Matthias A1 - Lüger, Reinhardt T1 - Im Zweifel: Weiterbilden JF - Zeitschrift für Versicherungswesen Y1 - 2019 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29396 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29396 SN - 0514-2784 SS - 0514-2784 VL - 70 (2019) IS - 11 SP - 338 EP - 341 ER -