TY - THES U1 - Bachelor Thesis A1 - Kastrau, Sarah T1 - Concrete Island N2 - “Concrete Island” ist eine Reihe von interaktiven Ausstellungen im öffentlichen Raum an der Schnittstelle von analogen und digitalen Medien. Fotografischer Inhalt der Arbeit sind die postindustriellen Landschaften des Ruhrgebiets. Im Jahr 2004 lagen über 8.000 Hektar im Ruhrgebiet brach, darunter 460 Gewerbe- und Industriebrachen und 480 Zechenbrachen. Diese Fläche lässt sich schwer fassen und noch schwerer in der geschlossenen Sauberkeit der klassischen Galerie erfahren. Deswegen bringe ich die Bilder zurück an ihren Ursprungsort. Die Besucher sollen sich den fotografisch dargestellten Raum selbst zu Fuß erwandern, um so ein Gefühl für die Dimensionen des durch Aufstieg und Niedergang des Bergbaus geschaffenen Veränderungen der Landschaft zu bekommen. Die verlassenen Industriehallen und der neu gewachsene urbane Urwald sind für mich die Möglichkeit, über die Zukunft des Ruhrgebiets zu spekulieren. Diese Brachflächen sind für mich keine "Leerstellen", die wieder gefüllt werden müssen, keine Natur zweiter Klasse, nur anders als der uns bekannte historisch gewachsene Wald. Ich möchte den Wert dieser neuen Landschaften zum Ausdruck bringen, in der Hoffnung das möglichst viel davon erhalten bleibt. KW - Fotografie KW - Ruhrgebiet KW - urbaner Raum KW - postindustriell KW - Landschaft Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38218 U6 - https://doi.org/10.26205/opus-3821 DO - https://doi.org/10.26205/opus-3821 SP - 104 S1 - 104 ER - TY - THES U1 - Bachelor Thesis A1 - Kastrau, Sarah T1 - Concrete Island - Thesis und Dokumentation N2 - “Concrete Island” ist eine Reihe von interaktiven Ausstellungen im öffentlichen Raum an der Schnittstelle von analogen und digitalen Medien. Fotografischer Inhalt der Arbeit sind die postindustriellen Landschaften des Ruhrgebiets. Im Jahr 2004 lagen über 8.000 Hektar im Ruhrgebiet brach, darunter 460 Gewerbe- und Industriebrachen und 480 Zechenbrachen. Diese Fläche lässt sich schwer fassen und noch schwerer in der geschlossenen Sauberkeit der klassischen Galerie erfahren. Deswegen bringe ich die Bilder zurück an ihren Ursprungsort. Die Besucher sollen sich den fotografisch dargestellten Raum selbst zu Fuß erwandern, um so ein Gefühl für die Dimensionen des durch Aufstieg und Niedergang des Bergbaus geschaffenen Veränderungen der Landschaft zu bekommen. Die verlassenen Industriehallen und der neu gewachsene urbane Urwald sind für mich die Möglichkeit, über die Zukunft des Ruhrgebiets zu spekulieren. Diese Brachflächen sind für mich keine "Leerstellen", die wieder gefüllt werden müssen, keine Natur zweiter Klasse, nur anders als der uns bekannte historisch gewachsene Wald. Ich möchte den Wert dieser neuen Landschaften zum Ausdruck bringen, in der Hoffnung das möglichst viel davon erhalten bleibt. KW - Ruhrgebiet KW - Fotografie KW - urbaner Raum KW - Ausstellung KW - interaktiv Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38205 U6 - https://doi.org/10.26205/opus-3820 DO - https://doi.org/10.26205/opus-3820 SP - 81 S1 - 81 ER - TY - THES U1 - Bachelor Thesis A1 - Thabti, Amine T1 - Entwicklung eines synchronen stromgeführten DC/DC-Abwärtswandlers für eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A N2 - Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abwärtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse über seine Leistungsfähigkeit, Stabilität und Zuverlässigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerstände sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gewünschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen. Die Durchführung von AC-Analysen, insbesondere im Bode-Diagramm, ermöglicht eine genaue Abschätzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor für die Stabilität des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf Änderungen reagieren kann, ohne in instabile Zustände zu geraten. Ein stabiler Regelkreis ist für eine zuverlässige Leistung und eine effektive Regelung unerlässlich. Insgesamt verdeutlicht die Analyse des Abwärtswandlers als Teil eines Regelkreises die komplexen Zusammenhänge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilität. Durch eine sorgfältige Abstimmung und Optimierung dieser Parameter können robuste und zuverlässige Stromversorgungslösungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden. Darüber hinaus bietet die stromgeführte Regelung im Vergleich zur spannungsgeführten Regelung mehrere Vorteile. Sie ermöglicht eine verbesserte Stabilität, eine bessere Dynamik und eine geringere Empfindlichkeit gegenüber Laständerungen. In einigen Anwendungen kann die stromgeführte Regelung auch einfacher zu implementieren sein. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38065 U6 - https://doi.org/10.26205/opus-3806 DO - https://doi.org/10.26205/opus-3806 SP - 65 S1 - 65 ER - TY - THES U1 - Master Thesis A1 - Koers, Lars T1 - Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs N2 - This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook. N2 - Diese Arbeit behandelt die Entwicklung von Testumgebungen mit einem Xlinix Zynq SoC zur Messung von Leckströmen sowie der Strahlenqualifizierung von SRAM basierten FPGAs am CERN. Zunächst werden die Effekte von Strahlung sowie deren Wirkung auf elektronische Komponenten erläutert. Anschließend wird eine Einführung in die verwendeten FPGAs gegeben. In der Durchführung wird der Leckstrom des GateMate FPGAs in seinem Einsatzbereich hinsichtlich Temperatur und Core-Spannungen gemessen. Es wird eine Testumgebung mit ähnlichen Verbindungen zwischen Tester und Testgerät verwendet, wie sie später bei Bestrahlungsstudien am CERN Anwendung findet. Der GateMate wird in diesem Setup für die Finalisierung der Strahlenqualifikation vorbereitet, um die spätere Inbetriebnahme am CERN zu beschleunigen. Dazu werden die Tests grundlegend erläutert und die noch ausstehenden im Anschluss durchgeführt. Der Lattice iCE40 UltraLite FPGA wird in einem ersten Applikationstest eingesetzt, um seine Eignung für weitere Tests zur Strahlenqualifikation am CERN zu bestimmen. Die Ergebnisse aller durchgeführten Tests werden ausgewertet und dargestellt. Abschließend wird eine Zusammenfassung mit Ausblick präsentiert. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039 U6 - https://doi.org/10.26205/opus-3803 DO - https://doi.org/10.26205/opus-3803 SP - 136 S1 - 136 ER - TY - THES U1 - Master Thesis A1 - Müller-Baumgart, Ulf T1 - Creation of general representation of a local power grid as a basis for an embedding of electrical devices Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37955 U6 - https://doi.org/10.26205/opus-3795 DO - https://doi.org/10.26205/opus-3795 SP - 96 S1 - 96 ER - TY - THES U1 - Bachelor Thesis A1 - Noss, Julian T1 - Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung N2 - In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über einen DAC mit einem Oszilloskop gemessen. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984 U6 - https://doi.org/10.26205/opus-3798 DO - https://doi.org/10.26205/opus-3798 SP - 82 S1 - 82 ER - TY - THES U1 - Master Thesis A1 - Alaee, Ladan T1 - Design and Implementation of a Mixed-Signal Processing Chain for the Optical Determination of Rotation Angles N2 - The aim of this master thesis is the design and implementation of mixed-signal processing chain for the optical determination of rotation angles by means of four sensors implemented as photodiodes with integrated polarization filters and a high-precision CORDIC hardware design implemented on an FPGA in Verilog. Furthermore, a light source and a polarizer are integrated in the measurement setup which is configured using an QT application. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37932 U6 - https://doi.org/10.26205/opus-3793 DO - https://doi.org/10.26205/opus-3793 SP - 264 S1 - 264 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Linnenbrink, Lukas T1 - Betriebswirtschaftliche Strukturen des Versicherungsvertriebs - BVK-Strukturanalyse 2022/2023 N2 - Befragung der Versicherungsvermittler zu betriebswirtschaftlichen Kenngrößen und unternehmerischen Strukturen Mit einem Vorwort von Andreas Vollmer, Vizepräsident des Bundesverbands Deutscher Versicherungskaufleute e.V. Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37671 SN - 978-3-938226-68-1 SB - 978-3-938226-68-1 U6 - https://doi.org/10.26205/opus-3767 DO - https://doi.org/10.26205/opus-3767 SP - 167 S1 - 167 PB - VersicherungsJournal Verlag CY - Ahrensburg ER - TY - THES U1 - Bachelor Thesis A1 - Samdouni, Fouzya T1 - Realisierung einer UART zur CAN Kommunikationsbrücke mit Hilfe eines STM32 ARM Microcontrollers N2 - Diese Bachelorarbeit beschäftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbrücke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern über UART und CAN zu ermöglichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfläche mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie ermöglichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die Überwachung der Signale über ein Oszilloskop konnte die ordnungsgemäße Datenübertragung festgestellt werden. Die Arbeit präsentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbrücke erfolgreich realisiert wurde und die Datenübertragung zuverlässig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationslösungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv für die Realisierung von Kommunikationsbrücken eingesetzt werden können. Dieses Projekt eröffnet Möglichkeiten für zukünftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist. N2 - This bachelor's thesis focused on the implementation of a UART-to-CAN communication bridge using an STM32L476RG ARM microcontroller. The project aimed to enable communication between two PCs and two microcontrollers via UART and CAN. The work included the physical connection of the components, programming the microcontrollers using STMCubeIDE and CubeMX, and creating a user interface with Qt Creator. The CAN protocol unit in the STM32L476RG microcontroller played a central role in the communication after successful configuration. By monitoring signals on the oscilloscope proper data transmission has been ensured. The thesis presents the configuration of the UART and CAN interfaces and the implementation of communication protocols to exchange messages between the PCs and microcontrollers. The results demonstrate the successful realization of the communication bridge, with reliable data transmission. This work, therefore, makes a valuable contribution to the development of communication solutions in embedded systems, demonstrating how microcontrollers can effectively realize communication bridges. This project opens avenues for future applications where networking microcontrollers and PCs is necessary. KW - Qt Creator KW - communication bridge KW - can KW - uart KW - stm32 KW - kommunikationsbrücke Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664 U6 - https://doi.org/10.26205/opus-3766 DO - https://doi.org/10.26205/opus-3766 SP - 79 S1 - 79 ER - TY - THES U1 - Bachelor Thesis A1 - Matekeu Fokwa, Oriane T1 - Auslesung und Steuerung eines Oszilloskops mit SCPI-Befehlen über Ethernet unter Verwendung der LXI-Bibliothek N2 - Die Fernsteuerung und Datenerfassung von Oszilloskopen über Ethernet ist ein relevantes Thema für die Optimierung von Messaufbauten. Das Ziel dieses Projekts besteht darin, eine benutzerfreundliche Anwendung zu entwickeln, die es ermöglicht, ein Oszilloskop über Ethernet anzusteuern und Messdaten abzurufen. Um dieses Ziel zu erreichen, sind mehrere Schritte erforderlich. Zunächst wird eine virtuelle Maschine mit der Linux-Distribution Ubuntu eingerichtet. Anschließend wird die Entwicklungsumgebung Qt Creator installiert. Weiterhin wird die Bibliothek LXI (LAN eXtensions for Instrumentation) [4] installiert. Schließlich werden die Programmiersprache C und die SPCI (Standard Commands for Programmable Instruments [10]) -Befehlsdefinitionen in Qt Creator verwendet, um die gewünschte Aufgabe auszuführen. Der entwickelte Code wird getestet, indem das Oszilloskop über Ethernet mit der virtuellen Maschine verbunden wird. Am Ende dieses Projekts wird es möglich sein, verschiedene Daten eines Referenzsignals automatisch und aus der Ferne zu messen. Dies ermöglicht die flexible Fernsteuerung und Datenabfrage von Oszilloskopen über ein Netzwerk, wodurch eine effiziente Erfassung und Analyse von Messdaten ermöglicht wird. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37454 U6 - https://doi.org/10.26205/opus-3745 DO - https://doi.org/10.26205/opus-3745 SP - 64 S1 - 64 ER - TY - THES U1 - Master Thesis A1 - García Rodríguez, Saul T1 - Design and FPGA implementation of a highly resource-efficient AES-256 encryption and decryption engine N2 - Growing demand for security in a wide range of fields gives raise to research for more efficient and modern methods. Additionally, the increase of systems that are deployed on hardware requires security to be embedded in small area to protect intellectual property, hardware, and integrity and confidentially of sensible data. Therefore, in this work a design and FPGA implementation of a highly resource-efficient AES-256 encryption and decryption engine is presented, as well as its comparison with state-of-the-art designs. The design shows a reduction in the resources used due to its architecture to reuse hardware throughout all the processing. The design is implemented on a Xilinx Artix-7 FPGA. KW - AES KW - encryption KW - security KW - FPGA KW - decryption Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37471 U6 - https://doi.org/10.26205/opus-3747 DO - https://doi.org/10.26205/opus-3747 SP - 263 S1 - 263 ER - TY - THES U1 - Bachelor Thesis A1 - Tödte, Finn T1 - Soundscapes des zweiten Weltkriegs. Wie Filmton Geschichte modelliert und interpretiert N2 - Die vorliegende Arbeit befasst sich mit den Klanglandschaften (Soundscapes) des zweiten Weltkriegs und untersucht, wie die Nationalsozialistische Deutsche Arbeiterpartei (NSDAP) die klangliche Umgebung zur Machergreifung, Machterhaltung und Kriegspropaganda strukturiert hat sowie die Inszenierung dessen im Spielfilm. Zusätzlich wird die geschichtsmodellierende Dimension des Filmtons analysiert. Der erste Teil der Arbeit widmet sich den sound studies und beschreibt die tatsächlichen und empfundenen Soundscapes der Zeit zwischen 1925 und 1945. Der Fokus liegt auf den urbanen Soundscapes in deutschen und von der ehemaligen deutschen Wehrmacht besetzten Gebieten, deren klanglicher Strukturierung, die der NSDAP zur Ergreifung und Absicherung ihrer Herrschaft verholfen hat sowie der Klangsignatur des zweiten Weltkriegs. Im zweiten Teil wird aufgezeigt, wie Spielfilme die realen Soundscapes und subjektiven Empfindungen audiovisuell inszenieren und das kollektive Gedächtnis prägen. Es wird die These aufgestellt, dass die Gestaltung der Tonspur in Kriegsfilmen maßgeblich für das Entstehen von Kriegsverständnissen verantwortlich ist. Des Weiteren wird gezeigt, dass sich anhand der Tongestaltung von Kriegsfilmen auch das Kriegsverständnis und die gesellschaftspolitische Positionierung der Filmemacher analysieren lassen. Der dritte Teil dieser Arbeit hebt die Rolle des Filmtons in der Geschichtsmodellierung hervor und zeigt auf, welche Ebenen des Filmtons und welche audiovisuellen Effekte zur Interpretation und Modellierung von Geschichte beitragen. Nachfolgend wird anhand von vier Spielfilmen über den zweiten Weltkrieg aufgezeigt, wie die audiovisuelle Gestaltung Kriegsverständnisse prägt, den Klang des Nationalsozialismus darstellt und inwiefern sie Geschichte modelliert und interpretiert. Zuletzt wird der von mir angefertigte Dokumentarfilm Ich mööch zo Fooß noh Kölle jonn analysiert, in dem das Spannungsfeld zwischen der kollektiv-deutschen Schuld am Holocaust und der Flucht und Vertreibung deutscher Menschen aus den Ostgebieten bearbeitet wird. Die Thematik dieses Films brachte mich zur Literatur über die Soundscapes des zweiten Weltkriegs. Das Interesse an dem Thema wurde durch meine deutsche Herkunft und der Auseinandersetzung mit der nationalsozialistischen Vergangenheit gestärkt. Die in der heutigen Zeit wieder erstarkte politisch extreme Rechte zeigt die Relevanz der Analyse medialer Aufarbeitung der deutschen Geschichte. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37357 U6 - https://doi.org/10.26205/opus-3735 DO - https://doi.org/10.26205/opus-3735 SP - 117 S1 - 117 ER - TY - THES U1 - Bachelor Thesis A1 - Block, Alexander A1 - Walter, Sven T1 - Das Problem Schulabsentismus an einer Hauptschule in Nordrhein-Westfalen. Eine Betrachtung aus drei Perspektiven. N2 - Die vorliegende Arbeit beleuchtet die aktuelle Situation von Schulabsentismus an einer Hauptschule in NRW. Die Forschungsfrage lautet: Wie stellt sich das Problem Schulabsen-tismus an einer ausgewählten Hauptschule in Nordrhein-Westfalen aus den Perspektiven der Schüler*innen, der Lehrer*innen und der Schulsozialarbeiter*innen dar? Es werden hierzu Bedingungsfaktoren und allgemeine Aspekte, teils in den Personengruppen, unter-sucht. Für die Untersuchung spezifischer Faktoren sind insgesamt sieben Hypothesen for-muliert worden. Durch die Ergebnisse wird sich erhofft, die Situation in Anbetracht der Per-sonengruppen konkreter nachvollziehen zu können, etwa Motive, Probleme, Ursprünge, Gemeinsamkeiten und Wechselwirkungen, um Ansätze für Prävention und Intervention zu entwickeln. Die Erhebung erfolgt auf fachlicher Grundlage und wird teilweise mit bisherigen Forschungserkenntnissen und Fachliteraturen in Relation gesetzt. Für die Situationsanalyse ist der quantitative Ansatz, eine Fragebogenerhebung, gewählt worden. Hier sind je zwei Klassen der Jahrgänge sieben, acht und neun, sowie alle Lehr-kräfte und Schulsozialarbeitenden befragt worden. Die quantitative Studie ermöglichte ei-nen umfangreichen Gesamtüberblick über die Schulabsentismussituation an der Schule. Es bestätigte sich, dass die Schule ein erhebliches Problem mit schulabsenten Verhaltens-weisen von Schüler*innen hat. Grundsätzlich positiv ist die Wahrnehmung von Schulabsen-tismus aller Parteien, die Einsatzbereitschaft vieler Lehrer*innen und Schulsozialarbei-ter*innen, die Elternkommunikation mit Kooperation, das Schulklima und die Etablierung der Schulsozialarbeit. Grundlegende Defizite sind erkennbar in der Bekanntheit von Hilfs-angeboten für Schüler*innen, im Umgang mit Schüler*innen durch Lehrpersonen bzw. auf der Beziehungsebene, beim fachlichen Kenntnisstand zum Schulabsentismus der Lehr-kräfte und der Schulsozialarbeitenden, im Bereich von Schwerpunktangeboten, der Unter-richtsgestaltung, bei der Informationskommunikation und Kooperationskultur. Deutlich wird, dass sich die aufgezählten Faktoren negativ auf die Situation auswirken und Schulabsentismus begünstigen, weshalb Handlungsbedarf besteht, um defizitäre Aspekte zu verbessern. KW - Schulabsentismus KW - Schulschwänzen KW - Hauptschule KW - Forschung KW - Schulsozialarbeit Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36724 U6 - https://doi.org/10.26205/opus-3672 DO - https://doi.org/10.26205/opus-3672 N1 - Quantitative Forschung zum Schulschwänzen unter Betrachtung der Ebene der Schüler*innen, der Lehrkräfte und der Schulsozialarbeit. SP - 184 S1 - 184 ER - TY - RPRT U1 - Arbeitspapier A1 - Vormann, Claus T1 - Say what you pay? Pay Information Disclosure in German Job Postings N2 - Purpose – Pay transparency is a promising topic both for research and practice. In particular, the new European directive on compensation transparency will increase its importance. However, research is still relatively sparse compared to other areas of HRM. In particular, state-of-the-art and use of pay information disclosure in job postings is neglected. This paper aims to shed light on this HRM topic. Methodology – The paper summarizes the findings of a preliminary study conducted among German companies researching the proportion of firms offering compensation information in job postings and digging into the reasons behind it. Findings – Only 17 % of the participating companies disclose meaningful information about compensation in their job postings. Doing so mainly depends on the company’s attitude towards pay transparency. The age of the company has a minor negative influence, i.e.~older companies are less prone to disclose salary information. Industry, size, and existing overall pay transparency in the company do not determine if pay information is disclosed in job postings. Research limitations – The main limitation of this survey is its small size of 88 participants and the snowball sampling approach employed. This limits its representativeness and calls for follow-up studies involving more companies and a wider variation of positions included. Practical implications – While the EU directive will make it obligatory to communicate about pay before the first interview, some companies do it already. The study helps HR departments that think about changing their practice before it becomes compulsory to better judge the current standards. KW - Human Resource Management KW - Vergütung KW - Personalmarketing KW - Studie KW - Pay Transparency KW - Job Posting KW - Gehaltstransparenz Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37407 U6 - https://doi.org/10.26205/opus-3740 DO - https://doi.org/10.26205/opus-3740 SP - 13 S1 - 13 ER - TY - CHAP U1 - Konferenzveröffentlichung ED - Wolff, Carsten ED - Reimann, Christian T1 - International Research Conference 2017 BT - Conference Proceedings – 30 June - 1 July 2017 N2 - Proceedings der IRC 2017 Y1 - 2017 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37389 SN - 978-3-00-058090-1 SB - 978-3-00-058090-1 U6 - https://doi.org/10.26205/opus-3738 DO - https://doi.org/10.26205/opus-3738 SP - 208 S1 - 208 ER - TY - CHAP U1 - Konferenzveröffentlichung ED - Reusch, Peter ED - Wolff, Carsten T1 - International Research Conference 2016 BT - Conference Proceedings - 24-25 June 2016 N2 - Proceedings der IRC 2016 Y1 - 2016 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37376 SN - 978-3-00-055144-4 SB - 978-3-00-055144-4 U6 - https://doi.org/10.26205/opus-3737 DO - https://doi.org/10.26205/opus-3737 SP - 228 S1 - 228 ER - TY - CHAP U1 - Konferenzveröffentlichung ED - Reusch, Peter ED - Wolff, Carsten T1 - International Research Conference 2015 BT - Conference Proceedings - 25-26 June 2015 N2 - Proceedings der IRC 2015 Y1 - 2015 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37366 SN - 978-3-00-051908-6 SB - 978-3-00-051908-6 U6 - https://doi.org/10.26205/opus-3736 DO - https://doi.org/10.26205/opus-3736 SP - 173 S1 - 173 ER - TY - THES U1 - Bachelor Thesis A1 - Bender (geb. Willig), Klaus T1 - Das narrative Potenzial nichtdiegetischer Klänge im Film - Eine Analyse akusmatischer Geräusche anhand ausgewählter Filmszenen seit den 1970er Jahren N2 - Die vorliegende Bachelor-Thesis stellt die Frage in den Fokus, ob nichtdiegetischen Klängen im Film eine ausreichende Semantik innewohnt, sodass sie eine narrative Funktion übernehmen können. Um sich dem Untersuchungsgegenstand zu nähern, werden für die Analyse essenzielle Begrifflichkeiten erläutert und für diese Arbeit gültige Definitionen aufgestellt. An den theoretischen Teil anknüpfend, erfolgt eine Vorstellung ausgewählter Geräusche und ihre kultur- sowie sozialhistorische Bedeutung. Wenn man versteht, ob die Bedeutung eines Klangobjekts durch einen weiteren Kontext angereichert ist, lässt dies die Einordnung und Interpretation einer narrativen Semantik von gegebenenfalls nichtdiegetischen Geräuschen zu. Mittels selektierter Filmbeispiele seit den 1970er-Jahren wird überprüft, ob und in welchem Umfang in der bisherigen Sounddesign-Praxis dieser Erzählweise Beachtung geschenkt wurde. Die Analysen werden dabei die Anforderungen an ein Geräusch und dessen Setzung offenbaren, die notwendig sind, damit ein semantischer Gehalt gegeben ist. Abschließend wird erläutert, wie der narrative Einsatz nichtdiegetischer Klänge die konzeptionellen Überlegungen und das Sounddesign des studentischen Films Ich geh nirgendwohin, für dessen Bildmontage und Tongestaltung der Autor dieser Thesis verantwortlich ist, beeinflusst hat. N2 - The present bachelor thesis focuses on the question of whether non-diegetic sounds in film sufficient semantics have so that they can assume a narrative function. In order to get closer to the subject of research, essential terms for the analysis are explained and definitions that are valid for this work are established. Following on from the theoretical part, selected sounds and their cultural and socio-historical significance are presented. Understanding whether the meaning of a sound object is enriched by a larger context enables the classification and interpretation of the narrative semantics of possibly nondiegetic sounds. Using selected film examples since the 1970s, it is checked whether the previous sound design practice paid attention to this narrative method, in which contexts it is used and whether it is a common stylistic device. The analyzes will show the requirements for a sound and its positioning, which are necessary to ensure that semantic content is given. Finally, it is explained how the narrative use of non-diegetic sounds has influenced the conceptual considerations and the sound design of the student film I won’t go anywhere, for the film editing and sound design of which the author of this work is responsible. KW - Sound , Klang , Geräusch , Sounddesign , Erzähltechnik , Narrativität , Theory of film , Film , Bachelorarbeit , Akusmatik , Semantik KW - Diegese Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37340 U6 - https://doi.org/10.26205/opus-3734 DO - https://doi.org/10.26205/opus-3734 N1 - Der Autor hat nach seinem Abschluss geheiratet und seinen Namen von Willig zu Bender geändert. SP - 86 S1 - 86 ER - TY - THES U1 - Master Thesis A1 - Sarangi, Jitikantha T1 - Digital Calibration, Closed Loop Regulation and Implementation of Digital Debugging Features for the Delay Asymmetry Compensation Logic of a 3D Polarization Camera Based on Time-of-Flight Principle N2 - The work presented in this thesis deals with the distance measurement aspect of a 3D Polarization ToF camera for automotive applications that uses a Time-to-Digital Converter (TDC) to measure the time interval between the emission of light from a source and its reception. Based on the measurement of the time interval, distance can be calculated by applying the equation of motion. In application, achieving an exact distance measurement is quite strenuous because the operating conditions of the design are susceptible to change due to environmental factors. Therefore, to achieve accuracy in distance measurement, the time interval between the emission and reception of light must be measured precisely. For this purpose, a delay asymmetry compensation logic is developed. This thesis elaborates the addition of debugging features, redesign of some components, digital calibration approach and the entire testbench environment of the delay asymmetry compensation logic. It also sheds light on the implementation of the designed logic for its successful realisation in real hardware. Lastly, it concludes by narrating future prospects and further scopes of development. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37323 U6 - https://doi.org/10.26205/opus-3732 DO - https://doi.org/10.26205/opus-3732 SP - 107 S1 - 107 PB - Fachhochschule Dortmund CY - Dortmund ER - TY - THES U1 - Bachelor Thesis A1 - Tas, Yunus T1 - Härtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler N2 - In dieser Arbeit wird die Strahlenhärtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollständig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgeführt, in dem die tatsächliche Funktion der Voter durch Injektion von Single Event Upsets geprüft wird. N2 - In this work, the radiation hardening of an AI hardware accelerator is described in which the design is fully triplicated using the Triple Modular Redundancy Generator Toolset (TMRG). Then, the triplicated design is examined with a static and a dynamic approach to verify the correct way of triplicating and its operation. Finally, simulations with three different injection types are performed, in which the actual function of the voter is tested by injecting single event upsets. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37271 U6 - https://doi.org/10.26205/opus-3727 DO - https://doi.org/10.26205/opus-3727 SP - 71 S1 - 71 ER - TY - RPRT U1 - Forschungsbericht A1 - Balmuchanow, Angelika A1 - Moenikes, Lisette A1 - Just, Marc A1 - Fink, Kira T1 - Bericht über die Zusammenarbeit von Wissenschaft und Praxis in Reallaboren N2 - Im Rahmen des vom BMBF geförderten Verbundprojektes „Lernende Stadt Gelsenkirchen – Bildung und Partizipation als Strategien sozialräumlicher Entwicklung" soll im Forschungsschwerpunkt Citizen Science ein Konzept zur Zusammenarbeit zwischen Wissenschaft und Stadtgesellschaft („Citizen Science 2.0“) in Form von Handlungsempfehlungen und Gelingensbedingungen erarbeitet werden. In diesem Kontext zielt der vorliegende Bericht darauf ab, den dazugehörigen Forschungsprozess und die daraus abgeleiteten Erkenntnisse aus dem Projekt sichtbar zu machen. Dazu wird zunächst ein Überblick über den Projektkontext gegeben. Die Umsetzung des Wettbewerbs „Zukunftsstadt 2030+“ werden anhand der Projektarchitektur und -konzepte der Stadt Gelsenkirchen dargelegt. Anschließend wird der durchgeführte Forschungsprozess der Fachhochschule Dortmund im Schwerpunkt Citizen Science beschrieben. Zentrale Erkenntnisse aus dem Projekt ergeben sich durch den Vergleich der transdisziplinären Zusammenarbeit in zwei Gelsenkirchener Reallaboren und dem Abgleich des angestrebten Leitbilds mit der empirischen Realität. In der anschließenden Projektreflexion werden die Erkenntnisse zur Projektumsetzung kritisch diskutiert. Als Transferprodukt und Beitrag zur transformativen Wissenschaft formuliert der Bericht abschließend Handlungsempfehlungen zur Zusammenarbeit von Wissenschaft und Praxis in Reallaboren, die durch die Projekterkenntnisse der formativen Evaluation der Gelsenkirchener Reallabore abgleitet werden konnten. KW - Citizen Science KW - Reallabore KW - Lernende Stadt KW - transdisziplinäre Zusammenarbeit KW - transformative Wissenschaft Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37205 U6 - https://doi.org/10.26205/opus-3720 DO - https://doi.org/10.26205/opus-3720 SP - 93 S1 - 93 ER - TY - RPRT U1 - Forschungsbericht A1 - Opel, Harald A1 - Bieseke, Tobias T1 - storyLAB kiU Startbericht 2016-2018 N2 - Die ersten beiden Jahre nach Start und feierlicher Eröffnung ist das kiU einen mutigen, mitunter riskanten Weg gegangen. Große Investitionen in Technologie und in kompetentes Personal für öffentlichkeitswirksame Projekte. Dieser Bericht gibt eine Übersicht über diese erste Phase. KW - storyLAB kiU KW - Jahresbericht 2016 - 2018 KW - künstlerische Forschung Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37176 U6 - https://doi.org/10.26205/opus-3717 DO - https://doi.org/10.26205/opus-3717 SP - 54 S1 - 54 ER - TY - THES U1 - Bachelor Thesis A1 - Henkemeier, Hendrik T1 - Das semantische Potential chorischer Atmosphären (Loop-Groups) im Film N2 - Die vorliegende Arbeit behandelt den semantischen Mehrwert von chorischen Atmosphären. Dabei lege ich meinen Fokus auf den gestalterischen Nutzen von Loop Groups im Filmton. Auffällig und interessant ist, dass es bisher wenig inhaltliche Auseinandersetzung oder Forschung zu dem Thema gibt. Nach vorherigen Definitionen untersuche ich die Entwicklung chorischer Atmosphären vom antiken griechischen Theater bis zum modernen Film. Untersuchungs- schwerpunkt sind drei Filmanalysen von drei sehr unterschiedlichen Filmen der 1990er- bis 2010er-Jahre („Mighty Aphrodite“, „Se7en“, „Sicario“ und „Das Parfum“). Die Analysen zeigen, dass die gestalterischen Mittel und die gestalterischen Möglich- keiten zahlreich und in ihren Zielen und Wirkungen auf das Publikum vielfältig sind. Folgende Schlussfolgerungen gehen aus der Untersuchung hervor: Loop Groups können unter anderem kommentierend, aufmerksamkeitslenkend oder stimmungs- verstärkend sein, die Größe oder Lage des Handlungsorts verdeutlichen oder sogar inhaltlich zur Geschichte beitragen. Auch können sie für surreale Szenen verwendet werden. Aus dieser Vielfalt von Einsatzmöglichkeiten chorischer Elemente leitet sich im zweiten Teil der Untersuchung ab, dass die Verwendung im Produktionsprozess eines Films frühzeitig und umfassend geplant und vorbereitet sein muss, um optimale Ergebnisse zu erzielen. Das betrifft das Casting geeigneter Sprecherinnen und Sprecher, die Wahl der idealen Aufnahmetechnik und die (Ton)-Regieführung. Der Exkurs der Arbeit zeigt weitere technische Möglichkeiten der Herstellung von Loop Groups auf, wie zum Beispiel „Sound Particles“ und beschreibt und bewertet Entwicklungen, die im Verlauf der Corona-Pandemie entstanden sind. Aufgrund dieser Ergebnisse lässt sich nun gezielter mit Loop Groups arbeiten, was anhand der Bachelorarbeit „Between Two Lines“ verdeutlicht wurde. KW - Loop-Group KW - Sounddesign Y2 - 2023 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37218 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37218 SP - 84 S1 - 84 ER - TY - RPRT U1 - Forschungsbericht A1 - Opel, Harald A1 - Hauptmann, Stephan A1 - Bieseke, Tobias A1 - Oberscheidt, Lennart A1 - Hauptmann, Miriam T1 - kiU Jahresbericht 2018/2019 N2 - Jahresbericht storyLAB kiU 2018/19 Das kiU schafft eine Positionierung der Fachhochschule Dortmund und liefert ein klares Statement zu einem Paradigmenwandel in der Ausrich- tung der Hochschulziele. We focus on students trägt neben der Sicherung der Qualität der Lehre und der praxisnahen Ausbildung auch durch die öffentlich sichtbare Stellungnahme der Hochschule zu gesellschaftlichen Entwicklungen und der aktiven Beteiligung der Forschung an Visionen der Zukunft bei. Es führt die Fachhochschule Dortmund durch verschiedene Formen digitaler Präsentation, die Entwicklung und Umsetzung analoger und digitaler Diskussions- und Partizipationsformate sowie die Vernet- zung und projektorientierte Einbindung weiterer innovativer Forschungs- einrichtungen auf einen neuen Weg; hin zu einem wichtigen digitalen Erzähler in der kulturellen Landschaft in NRW und als Partner für die Stadt Dortmund und ihre kulturellen Einrichtungen. KW - Jahresbericht 2018/19 KW - storyLAB kiU KW - Künstlerische Forschung Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37126 U6 - https://doi.org/10.26205/opus-3712 DO - https://doi.org/10.26205/opus-3712 SP - 76 S1 - 76 ER - TY - THES U1 - Bachelor Thesis A1 - Boukhriss, Ihssen T1 - Entwurf eines Aufsteckmoduls für ein STM32 Nucleo Mikrocontroller Board mit einem 3,3V und 1,2V CAN-Transceiver N2 - Das hochgeladene Dokument ist ein Bericht zur Bachelorarbeit. Der Bericht dokumentiert die Erstellung sowie die Bearbeitung des Projekts, wobei am Ende die Ergebnisse gegeben und diskutiert werden. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36932 U6 - https://doi.org/10.26205/opus-3693 DO - https://doi.org/10.26205/opus-3693 SP - 62 S1 - 62 ER - TY - THES U1 - Master Thesis A1 - Zahn, Christian A1 - Honermann, Alexander T1 - Behavioral Insurance: Nudging als Instrument zur Förderung des Vertriebs nachhaltiger Versicherungsprodukte in Deutschland N2 - Der Klimawandel stellt eine der größten globalen Herausforderungen dar. Um den dras-tischen Auswirkungen entgegenzuwirken, sind Versicherungsunternehmen als bedeu-tendste institutionelle Investoren in Deutschland gefordert, durch die Umlenkung von Ka-pital in nachhaltige Investitionen einen Beitrag zur nachhaltigen Entwicklung zu leisten. Insbesondere private nachhaltige Altersvorsorgeprodukte besitzen dabei eine große He-belwirkung im Transformationsprozess. Aufgrund diverser Kaufbarrieren werden derar-tige Produkte jedoch aktuell noch nicht ausreichend konsumiert. Während sich das In-strument des Nudgings zur Förderung nachhaltigen Konsums in anderen Anwendungs-feldern bereits als erfolgreich bewiesen hat, existieren für den Vertrieb nachhaltiger Ver-sicherungsprodukte bislang keine Forschungen. Diese Masterarbeit beschäftigt sich daher mit der Frage, ob sich die Kaufbereitschaft der Verbraucher für private nachhaltige Al-tersvorsorgeprodukte mithilfe des Nudgings erhöhen lässt. Die Ergebnisse des durchge-führten Laborexperiments zeigen, dass sowohl der Einsatz des Nudges Gütesiegel als auch des Nudges Soziale Norm zu einer Erhöhung der Kaufintention führt. Zur Förderung des Vertriebs nachhaltiger Altersvorsorgeprodukte wird daher auf Grundlage der Ergeb-nisse die Implementierung von Nudging in vorvertragliche Entscheidungssituationen empfohlen. KW - Nudging KW - Vertrieb KW - Versicherung KW - Behavioral Insurance KW - Nachhaltigkeit Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36489 U6 - https://doi.org/10.26205/opus-3648 DO - https://doi.org/10.26205/opus-3648 SP - 165 S1 - 165 ER - TY - THES U1 - Bachelor Thesis A1 - Smaalia, Mohamed Mansour T1 - Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessgerät mit SCPI-Schnittstelle N2 - Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessgerät verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabhängigen ADC Kanälen verwendet. Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empfängt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgeführt. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36698 U6 - https://doi.org/10.26205/opus-3669 DO - https://doi.org/10.26205/opus-3669 SP - 80 S1 - 80 ER - TY - THES U1 - Bachelor Thesis A1 - Brüßermann, Linda T1 - Die Angebotsstruktur im niedrigschwelligen Drogen- und Suchthilfesystem am Beispiel des Kreises Unna N2 - Seit Mitte der 1980 Jahre folgte eine Umorientierung der Drogenhilfe, weg von der ausschließlichen Abstinenzorientierung des Bereichs hin zur Akzeptanz. Dennoch steigt die Anzahl drogenbedingter Todesfälle in den letzten Jahren an. In dieser Arbeit wird das niedrigschwellige Drogen- und Suchthilfesystem im Hinblick auf das Verhältnis zwischen Bedarf und Angebot sowie dessen Auswirkung auf die Zugänglichkeit für die Klient:innen untersucht. Das angesprochene Hilfesystem wird hierbei durch die niedrigschwellige sowie akzeptanzorientierte Arbeitsweise definiert. Der Fokus liegt auf dem aktuellen Stand des Arbeitsfeldes. Zunächst wird dieser auf Nationalebene dargestellt sowie folgend auf Kommunalebene im Kreis Unna empirisch erforscht. Auf beiden Ebenen lassen sich Defizite in der Versorgungsstruktur in nahezu allen Bereichen erkennen, welche den Zugang der Hilfen negativ beeinflussen. Auf kommunaler Ebene sticht der Bereich der besonderen Wohnform hervor und bietet einen Einblick in einen Bereich, welche innerhalb der niedrigschwelligen Hilfen unterrepräsentiert scheint. In dem zweiten Kapitel der Arbeit liegt der Themenschwerpunkt bei dem Umgang mit inhaftierten suchtkranken Menschen in Deutschland sowie der sich daraus ergebenden Gesundheitsfürsorge in Haftanstalten. Der Fokus liegt hierbei erneut auf der Angebotsstruktur niedrigschwelliger Hilfen. Auch hierbei sind starke Defizite in der Versorgung mit Harm Reduction Maßnahmen sowie der Substitutionsbehandlung zu erkennen. KW - Niedrigschwellig KW - Akzeptierend KW - Suchthilfe KW - Kreis Unna Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33621 U6 - https://doi.org/10.26205/opus-3362 DO - https://doi.org/10.26205/opus-3362 N1 - Bachelorarbeit wurde vor der Publizierung in Absprache mit den prüfenden Personen überarbeitet. SP - 126 S1 - 126 ER - TY - THES U1 - Bachelor Thesis A1 - Biermann, Raphael T1 - Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation für die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache für Memory-Testalgorithmen N2 - Memory-Testalgorithmen können in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- rücksichtigen. Nach einer Grammatikerweiterung können Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die für eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der ursprünglichen Spezifikation der Testalgorithmen erkannt. Es werden Konzepte für die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterstützt die Generierung von Assertions für March, SCAN und MATS Algorithmen mit beliebiger Länge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling berücksichtigt werden muss. Abschließend werden nötige Änderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterstützung weiterer Test- algorithmen ermöglichen. N2 - Memory test algorithms can be described in an abstract description language, but its grammar is not sufficient to take scrambling in memory into account. After a grammar extension, properties in the hardware verification language SystemVerilog-Assertions can be formulated from this description, which are suitable for verifying the behaviour of the memory interface of a memory built-in self-test. The properties are used to verify a given design. In the simulation, deviations from the original specification of the test-algorithms are detected. Concepts are developed for automating the generation of properties, which are then imple- mented in a software system. The software system supports the generation of assertions for March, SCAN and MATS algorithms of arbitrary length, as well as some checkerboard and initialisation algorithms where scrambling has to be considered. Finally, necessary changes to the software architecture and grammar are discussed to enable the support of other test algorithms. KW - MBIST KW - Verifikation KW - SystemVerilog KW - Assertions KW - SVA Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33948 U6 - https://doi.org/10.26205/opus-3394 DO - https://doi.org/10.26205/opus-3394 SP - 76 S1 - 76 ER - TY - THES U1 - Bachelor Thesis A1 - Schreiter, Lucas T1 - Konzepte zur Steigerung der Resilienz gegenüber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors N2 - Diese Arbeit beschäftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegenüber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverlässigkeit der Detektordaten zu gewährleisten, müssen die elektronischen Systeme robust und fehlertolerant gegenüber einer strahlenbelasteten Umgebung sein. Zum einen wird die Möglichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur Fehlerbereinigung des FPGA Konfigurationsspeichers näher vorgestellt. Es wurde ein Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit der Anwendung von TMR auf den MOPS-HUB Entwurf beschäftigt. Es wurden Tools entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren und bei der Validierung unterstützen. N2 - This work deals with two concepts for increasing the resilience to radiation-induced logic errors of the MOPS-HUB FPGA design in the control system of the ATLAS pixel detector at CERN. To ensure the accuracy and reliability of the detector data, the electronic systems must be robust and fault-tolerant to a irradiated environment. Firstly, the possibility of partial reconfiguration of Xilinx FPGAs is presented in more detail as a method to correct errors in the FPGA configuration memory. A test design and a program for partial reconfiguration of the FPGA from the user logic using ICAP was developed. As a second concept, the implementation of TMR on the MOPS-HUB design. Tools were designed that reduce the manual effort of implementing TMR and support validation. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33932 U6 - https://doi.org/10.26205/opus-3393 DO - https://doi.org/10.26205/opus-3393 SP - 80 S1 - 80 ER - TY - THES U1 - Bachelor Thesis A1 - Yaman, Nurullah T1 - Entwurf eines Testsystems zur Charakterisierung der Komponenten des Monitoring of Pixel System Chips im ATLAS Pixeldetektor am LHC N2 - Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalität getestet und charakterisiert werden. N2 - This bachelor thesis describes the design of a test system to characterise the components of the MOPS chip to be used in the ATLAS pixel detector at the LHC. The first step was to design a PCB using Altium Designer. With the help of this circuit board, the components of the MOPS chip could then be tested and characterised for their functionality through series of measurements. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33700 U6 - https://doi.org/10.26205/opus-3370 DO - https://doi.org/10.26205/opus-3370 SP - 89 S1 - 89 ER - TY - THES U1 - Bachelor Thesis A1 - Ben Slimane, Nader T1 - Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers N2 - In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. N2 - In this thesis, a Low-Dropout voltage regulator for a synchronous step-down/ buck converter is developed. During the main project, the integrated low dropout regulator, which converts an input voltage of 3.3 V into an output voltage of 3.1 V, is designed in a 180 nm CMOS technology and produced by United Microelectronics Corporation (UMC). Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33698 U6 - https://doi.org/10.26205/opus-3369 DO - https://doi.org/10.26205/opus-3369 SP - 61 S1 - 61 ER - TY - THES U1 - Master Thesis A1 - Jung, Richard T1 - Radiation Qualification of the Cologne Chip GateMate A1 FPGA N2 - In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed. Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook. N2 - In dieser Arbeit wird die Strahlungsempfindlichkeit des neuartigen Cologne Chip GateMate A1 FPGA untersucht. Zunächst wurde eine Einführung in Strahlungseffekte und ihre Auswirkungen auf elektronische Komponenten gegeben, gefolgt von einem kurzen Überblick auf aktuelle Strahlungsteststandards. Die üblichen Elemente in FPGAs werden diskutiert, gefolgt von Details über GateMate spezifische Elementen sowie eines Überblicks über den Software-Design-Flow für GateMate FPGA Anwendungen. Im Anschluss wird die Entwicklung eines PCBs für Bestrahlungstests des GateMates detailliert. Vier Komponenten des GateMate wurden während drei Strahlungskampagnen getestet, sowie eine Benchmark-Schaltung, um die Strahlungsempfindlichkeit des GateMate mit anderen am CERN getesteten FPGAs zu vergleichen. Die Testarchitektur besteht aus dem DUT FPGA und einem TESTER FPGA, dessen Aufgabe es ist, Eingaben an das DUT zu liefern und dessen Reaktion aufzuzeichnen. Die für alle Tests entwickelten DUT- und TESTER-Designs werden im Detail diskutiert. Schließlich werden die während der Bestrahlungskampagnen erzielten Ergebnisse vorgestellt, die zeigen, dass der GateMate FPGA ähnliche wie andere FPGAs mit vergleichbarer Prozesstechnologie liefert. Lediglich der Benchmark-Test wurde nicht finalisiert, da Probleme bei der Implementierung die Fertigstellung im vorgegebenen Zeitrahmen verhinderten. Die Arbeit schließt mit einer umfassenden Zusammenfassung und einem Ausblick ab. KW - FPGA KW - Radiation qualification KW - CERN KW - LHC KW - GateMate Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33643 U6 - https://doi.org/10.26205/opus-3364 DO - https://doi.org/10.26205/opus-3364 SP - 118 S1 - 118 ER - TY - THES U1 - Master Thesis A1 - Drissi El Bouzaidi, Achraf T1 - Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise N2 - Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und Überprüfung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gemäß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden können. Der Hauptbestandteil beschäftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur Überprüfung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testfällen und einer Zusammenfassung der Ergebnisse. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685 U6 - https://doi.org/10.26205/opus-3368 DO - https://doi.org/10.26205/opus-3368 SP - 148 S1 - 148 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - nicht begutachtet (unreviewed) A1 - Lattner, Yannick A1 - Geller, Marius A1 - Kluck, Norbert T1 - Efficiency Approximation of Centrifugal Compressors in the Cordier Diagram N2 - We present a simulation data-based efficiency approximation for radial turbocompressors, which is implemented in the well-known Cordier diagram. A sophisticated CAE workflow is used to calculate the operational characteristics of 50 machine designs with 50 impeller geometry variations each. A Kriging-based surrogate model is trained to approximate the efficiency of any machine designs' best geometry design. The models are implemented into a machine design workflow. As a result, duty-specific Cordier lines are introduced. They are automatically generated for a set of machine design parameters. The efficiency of the designs along the duty-specific Cordier lines is approximated. Using optimization techniques, an optimal compressor design for the given duty on every specific Cordier line may be identified. This highly increases the amount of information available in the early design stages for radial turbocompressors. KW - CENTRIFUGAL COMPRESSOR, CORDIER DIAGRAM, CFD, METAMODELING, DESIGN OF EXPERIMENTS Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33661 U6 - https://doi.org/10.26205/opus-3366 DO - https://doi.org/10.26205/opus-3366 SP - 12 S1 - 12 ER - TY - THES U1 - Master Thesis A1 - Christiani, Stanislav T1 - Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie N2 - In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen. N2 - In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33610 U6 - https://doi.org/10.26205/opus-3361 DO - https://doi.org/10.26205/opus-3361 SP - 80 S1 - 80 ER - TY - THES U1 - Bachelor Thesis A1 - Kobyaoglu, Ferhan T1 - Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Transimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung N2 - Diese Bachelorthesis beschreibt die Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Tranzimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung. Dazu wurde zunächst für den Testchip, auf dem sich die verschiedenen Dioden mit unterschiedlichen Polarisationsfiltern und der Transimpedanzverstärker befinden, eine passende Leiterplatte mittels Altium Designer entworfen. Mithilfe dieser Leiterplatte konnten Messungen durchgeführt werden, um festzustellen, ob diese Technologie für die Verwendung als optischer Winkelsensor geeignet ist. N2 - This bachelor thesis describes the characterization of integrated diodes with linear polarization filters and a transimpedance amplifier in a 65nm CMOS technology for use in optical angle measurement. A suitable PCB was first designed using Altium Designer for the test chip containing the various diodes with different polarization filters and the transimpedance amplifier. Using this PCB, measurements could be made to determine whether this technology is suitable for use as an optical angle sensor. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33545 U6 - https://doi.org/10.26205/opus-3354 DO - https://doi.org/10.26205/opus-3354 SP - 133 S1 - 133 ER - TY - THES U1 - Master Thesis A1 - Salkovic, Edis T1 - Entwicklung eines Mixed-Signal-Frontends für die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich N2 - Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert. KW - frontend KW - spi KW - xilinx KW - vitis KW - vivado Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597 U6 - https://doi.org/10.26205/opus-3359 DO - https://doi.org/10.26205/opus-3359 SP - 109 S1 - 109 ER - TY - THES U1 - Bachelor Thesis A1 - Eroglu, Oguz T1 - Entwurf von Leiterplatten für die Versorgung und Auslesung eines optischen Winkelgebers N2 - Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle der Poldi Platine implementiert und getestet. Für die Ausgänge der Spannungsversorgung auf der ersten Platine werden Terminalblöcke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des Poldi- Sensors können damit verbunden werden, um versorgt zu werden. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527 U6 - https://doi.org/10.26205/opus-3352 DO - https://doi.org/10.26205/opus-3352 SP - 66 S1 - 66 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Mennenöh, Hartwig T1 - Eine neue Interpretation und elementare Abschätzung für den Internen Zinsfuß N2 - In diesem Beitrag werden im ersten Teil eine neue Definition und damit zugleich auch eine neue Interpretation des Internen Zinsfußes vorgestellt. Ausgehend von dieser neuartigen Basis wird im zweiten Teil eine neue, elementare Schätzgleichung für den konkreten Zahlenwert des internen Zinsfußes hergeleitet. N2 - A new Interpretation and an elementary Estimation of the Internal Rate of Return This paper solves two practical problems in applying the Internal Rate of Return (IRR). Firstly, a new, very transparent definition for the first time enables a clear, intuitive understanding of the IRR. Secondly, a new elementary estimation formula for the first time avoids the great iterative computational effort in determining the numerical value of the IRR. KW - Interner Zinsfuß KW - Interpretation KW - Abschätzung KW - Berechnung Y1 - 2023 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 SP - 22 S1 - 22 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Bornhorn, Hubert A1 - Linnenbrink, Lukas A1 - Mörchel, Jens T1 - Nachhaltigkeit und Versicherungen aus Kundensicht BT - Studie Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33364 U6 - https://doi.org/10.26205/opus-3336 DO - https://doi.org/10.26205/opus-3336 SP - 120 S1 - 120 PB - Fachhochschule Dortmund, Fachbereich Wirtschaft, Forschungs- stelle Risikomanagement, Versicherungsregulierung und Vertrieb CY - Dortmund ER - TY - THES U1 - Bachelor Thesis A1 - Nacer, Mohammed T1 - Entwurf einer DCM-Schaltung für die Verbesserung der Effizienz eines synchronen Abwärtswandlers bei niedrigen Lastströmen Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33286 U6 - https://doi.org/10.26205/opus-3328 DO - https://doi.org/10.26205/opus-3328 SP - 56 S1 - 56 ER - TY - THES U1 - Bachelor Thesis A1 - Mneja, Mehdi T1 - FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function N2 - Physical Unclonable Functions (PUFs) sind Schaltkreisprimitive, die abhängig von den unkontrollierbaren Schwankungen im Herstellungsprozess chip-spezifische und einzigartige Ausgaben erzeugen. Diese kostengünstigen und hocheffizienten Strukturen haben eine breite Palette von Anwendungsbereichen einschließlich Authentifizierung, Schlüsselgenerierung und IP-Schutz. In dieser Arbeit geht es um die FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function, die mit dem Yosys-Framework auf einem Gatemate FPGA der Firma Cologne Chip implementiert werden soll. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33271 U6 - https://doi.org/10.26205/opus-3327 DO - https://doi.org/10.26205/opus-3327 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Lattner, Yannick A1 - Geller, Marius T1 - Radial Turbocompressor Chord Length Approximation for the Reynold's Number Calculation N2 - We present an approximation model for the chord length of radial turbocompressors. The model enables the calculation of a compressor's chord Reynold's number during the machine design process. The chord Reynold's number is shown to be the most accurate representation of the fluid dynamic properties inside the radial turbocompressor's impeller. It — however — requires the computation of the chord length, which is only available after defining the final impeller geometry. The method presenting in this paper only employs the compressors principal dimensions to approximate the chord length. The chord is modelled using a Bézier spline and quarter ellipse. This enables the earlier use of the chord Reynold's number during the machine design process of radial turbocompressors. KW - Strömungsmaschine , Reynolds-Zahl KW - Radial turbocompressors KW - Reynold's number KW - Turbomachinery KW - Design methods Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33351 U6 - https://doi.org/10.26205/opus-3335 DO - https://doi.org/10.26205/opus-3335 ER - TY - THES U1 - Bachelor Thesis A1 - Carpisan, Ümmühan T1 - Programmierung eines ESP32-Mikrocontrollers zur Überwachung einer Batteriespannung über die LoRaWAN Funktechnologie N2 - Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32- Mikrocontrollers, der LoRaWAN-Kommunikationsfähig ist und Spannungswerte an einer Batterie überwacht. Dabei ermöglicht es die Programmierung des ESP32, die Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt über einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzgerät und eine Leiterplatte benutzt. Hierbei wurde die Spannung über einen ADC eingelesen und über LoRaWAN an den Netzwerkserver weitergeleitet. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33268 U6 - https://doi.org/10.26205/opus-3326 DO - https://doi.org/10.26205/opus-3326 SP - 100 S1 - 100 ER - TY - THES U1 - Master Thesis A1 - Große-Schönepauck, Paul T1 - Der Dokumentarfilm über Musik und darstellende Künste im Spagat zwischen unverfälschtem Originalton und Sound Design N2 - Die hier vorliegende Arbeit beschäftigt sich mit den besonderen Anforderungen an die Tongestaltung in Dokumentarfilmen über Musik und die darstellenden Künste. Der Dokumentarfilm ist ein Sonderfall unter den Filmgenres: immer begleitet von Fragen nach Authentizität und Wirklichkeitswiedergabe, eingeschränkt in der Drehplanung und geprägt von spontanem Reagieren. Dies betrifft natürlich auch den Ton und seine Aufnahme; und auch die spätere Tongestaltung muss die Fragen nach einem Realitätsanspruch in besonderem Maße beachten. 
In Filmen über Musik und darstellende Künste verschärfen sich diese Fragen nochmals, denn die genannten Themen vereint, dass sie eine eigene, bereits gestaltete Ton-Ebene enthalten (z.B. Musik im Tanzfilm oder Sound Design im Theater). Wie ist es möglich, kreativ mit einem Ton umzugehen, dem bereits ein Konzept zugrunde liegt, wie mit einer Musik, die bereits fertig geschrieben, aufgenommen und gemischt ist? Zunächst werde ich auf die Dokumentarfilmgeschichte sowie auf die Entwicklungen in der Dokumentarfilmtheorie eingehen, um die Sonderrolle zu verdeutlichen und die Analyse vorzubereiten. In der darauffolgenden Analyse von fünf Dokumentarfilmen sowie meines eigenen Master-Projekts werde ich untersuchen, welche Strategien im Umgang mit gestaltetem Originalton gewählt wurden und welche Wirkungen die unterschiedlichen Vorgehensweisen erzielen. N2 - This thesis tackles the specific sound design requirements in documentaries about music and the performing arts. Documentary film is a distinct genre: questions of authenticity and the reproduction of reality are at its center; its shooting can only be planned to a limited extent and is characterized by spontaneity. This, of course, also affects the sound and its recording. Consequently, the sound design also has to pay particular attention to the questions of creating something that appears to be real. In documentaries about music and the performing arts, these questions become even more pressing, because they contain their own, already designed sound (for example, music in dance films or sound design in theater). How to deal creatively with sound that is already based on a concept; with music that is already written, recorded and mixed? To frame the issue, I will discuss documentary film history as well as developments in documentary film theory to shed light on the particularities of the genre. Then, I will analyze the strategies for dealing with designed location sound and the effects that different approaches achieve in five documentary films as well as my own master project. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33240 U6 - https://doi.org/10.26205/opus-3324 DO - https://doi.org/10.26205/opus-3324 SP - 84, IV S1 - 84, IV ER - TY - RPRT U1 - Arbeitspapier A1 - Balmuchanow, Angelika A1 - Just, Marc A1 - Moenikes, Lisette T1 - Zusammenarbeit von Wissenschaft und Praxis, Zukunftsbildung für eine nachhaltige Stadtgesellschaft. Handlungsempfehlungen - eine Broschüre. Zukunftsstadt 2030+ Gelsenkirchen N2 - Die Broschüre präsentiert Handlungsempfehlungen für die Gestaltung der Zusammenarbeit von Wissenschaft und Praxis in Reallaboren, sowie zum Konzept Zukunftsbildung ausgehend von dem Forschungsprojekt "Lernende Stadt Gelsenkirchen" des Wettbewerbs Zukunftsstadt 2030+. KW - Reallabor KW - Zukunftsbildung KW - Zukunftsstadt KW - Gelsenkirchen Y1 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33044 U6 - https://doi.org/10.26205/opus-3304 DO - https://doi.org/10.26205/opus-3304 SP - 49 S1 - 49 ER - TY - THES U1 - Bachelor Thesis A1 - Battai, Abdallah T1 - Steuerung eines Keithley 2400 Sourcemeters über eine RS-232 Schnittstelle mit Hilfe von SCPI Befehlen N2 - Control of a Keithley 2400 Sourcemeters via an RS-232 Interface using SCPI Commands Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32977 U6 - https://doi.org/10.26205/opus-3297 DO - https://doi.org/10.26205/opus-3297 SP - 46 S1 - 46 ER - TY - THES U1 - Bachelor Thesis A1 - Karmadi, Idriss T1 - FPGA Implementierung einer SRAM basierten Physically Unclonable Function N2 - Die vorliegende Arbeit befasst sich mit der FPGA Implementierung einer SRAM basierten Physically Unclonable Function, welche unter Verwendung der Synthesesoftware Yosys umgesetzt werden soll. Nach einer notwendigen Einführung in das GateMate FPGA 1A1 wird ein umfassender Überblick auf ein Block RAM (BRAM) gegeben. Basierend auf der VHDL Sprache wird ein Modul erstellt, das aus verschiedenen Untermodulen besteht, um die Daten des BRAMs über eine serielle Schnittstelle zu transferieren. Als Ergebnis werden die Daten ausgelesen und ausgewertet. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32932 U6 - https://doi.org/10.26205/opus-3293 DO - https://doi.org/10.26205/opus-3293 SP - 63 S1 - 63 CY - Dortmund ER - TY - THES U1 - Bachelor Thesis A1 - Ben Hamouda, Omar T1 - Konfiguration eines STM32-Mikrocontrollers als ein-stellbare Referenzspannungsquelle mit SCPI-Schnittstelle N2 - Konfiguration eines STM32-Mikrocontrollers als einstellbare Referenzspannungsquelle mit SCPI-Schnittstelle Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32890 U6 - https://doi.org/10.26205/opus-3289 DO - https://doi.org/10.26205/opus-3289 SP - 73 S1 - 73 ER - TY - THES U1 - Bachelor Thesis A1 - Gasmi, Amine T1 - Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator N2 - Die Bachelorthesis beschäftigt sich mit dem Entwurf eines Tiefsetzstellers in einer 180nm CMOS Technologie. Der Fokus liegt auf der Umsetzung einer Regelung, die auf einem Hysterese Verfahren beruht und dafür sorgt, dass der Tiefsetzsteller die erforderliche Ausgangsspannung unabhängig von Störparametern erreicht. Zwei verschiedene Verfahren, die auf einer Welligkeitsinjektionstechnik beruhen, werden vorgestellt und untersucht. Der Tiefsetzsteller wird für eine gegebene Spezifikation ausgelegt und es werden beide Ansätze der Hysterese-Regelung umgesetzt und mit Hilfe der Simulationsresultate verifiziert Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32825 U6 - https://doi.org/10.26205/opus-3282 DO - https://doi.org/10.26205/opus-3282 SP - 29 S1 - 29 ER - TY - THES U1 - Bachelor Thesis A1 - Müller-Baumgart, Antonia T1 - Estimation of fuel consumption of pleasure vessels based on environmental data models Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31988 U6 - https://doi.org/10.26205/opus-3198 DO - https://doi.org/10.26205/opus-3198 SP - 130 S1 - 130 ER - TY - RPRT U1 - Forschungsbericht A1 - Templin, Daniela A1 - Streblow-Poser, Claudia A1 - Feldmann, Jonas T1 - Wirtschaft als Alternative - Zum Umgang mit Multioptionalität in Studienentscheidungen. Abschlussbericht zum Projekt „Diversität und Bildung“ (Projektphase II: Wirtschaft) N2 - Im Projekt "Diversität und Bildung" wurden die handlungsleitenden Orientierungen von Studierenden exploriert, welche der Studienwahl und dem Studierverhalten zugrunde liegen. Am Beispiel des Fachbereichs Wirtschaft konnten insgesamt fünf handlungsleitende Orientierungen herausgearbeitet und typologisch unterschieden werden. Anders als in der ersten Projektphase wurden diese fünf Typen anhand der hermeneutischen Analyse von Interviews mit Lehrenden in Bezug auf die Relationen von Selbst- und Fremdwahrnehmungen betrachtet. KW - Studierendenforschung KW - Studienwahl KW - Hermeneutik KW - Differenz KW - Studienzweifel KW - Lehrhandeln KW - interpretative Sozialforschung KW - akademische Integration KW - Peerkultur Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32531 U6 - https://doi.org/10.26205/opus-3253 DO - https://doi.org/10.26205/opus-3253 SP - 57 S1 - 57 ER - TY - THES U1 - Master Thesis A1 - Shi, Yanchen T1 - Power Simulation of a MIPS microAptiv UP Core implemented as a virtual ASIC prototype in a 65nm CMOS technology N2 - This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC) 65 nm CMOS technology. Based on the MIPS instruction set program data is generated and introduced in the simulation by means of initialization files. Before the simulation, technology specific SRAM modules are integrated into theMIPS core. Two different programs are used for power characterization. The first program performs frequent memory accesses by means of load/store word instructions, while the second program is a loop which operates on registers only and mainly increments addresses. The simulation is based on a virtual prototype which is generated by synthesis and place & route including post-layout parasitic extractions. The stimuli for the power extraction is generated via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation on gate-level simulations is avoided by modifying the address-related statements in the execution data path module, which use another form of 2 to 1 multiplexer, setting the output to zero for all input signals even with an initial value of ’x’ without changing the functionality. Finally, the consumed power is provided by reports generated by the power simulation engine. The memory-centric program consumes 35.39mW of internal power using instructions, which is 0.73mW less than the internal power of the register-centric program, and the overall average power is also lower by almost 0.7mW. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32171 U6 - https://doi.org/10.26205/opus-3217 DO - https://doi.org/10.26205/opus-3217 SP - 93 S1 - 93 ER - TY - THES U1 - Bachelor Thesis A1 - Yigit, Alperen T1 - Temperaturstabile Bandgap-Spannungsreferenz mit stabilisiertem Differenzverstärker mit einer Referenzspannung von 1,2 V für die Verwendung in einem synchronen Buck-Konverter N2 - In dieser Arbeit wird eine temperaturstabile Bandgap-Spannungsreferenzschaltung (dt. Bandabstandsreferenz) mit stabilisiertem Differenzverstärker für einen synchronen Buck-Konverter (dt. Abwärtswandler) entwickelt, welcher eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt. Die Bandgap-Spannungsreferenzschaltung ist eine von vielen benötigten Komponenten des synchronen Buck-Konverters, welche im Rahmen dieser Arbeit entwickelt wurde und in die Schaltung des Buck-Konverters integriert werden soll. Für die Entwicklung und Simulation der Schaltung der Spannungsreferenz wird das Programm ,,Virtuoso 6.1-64b“ des Softwareherstellers ,,Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile. N2 - In this thesis, a temperature-stable bandgap voltage reference circuit with stabilized differential amplifier is developed for a synchronous buck converter, which converts an input voltage of 3.3 V to an output voltage of 1.2 V. The bandgap voltage reference circuit is one of many required components of the synchronous buck converter, which has beeen developed in the framework of this thesis and will be integrated in the buck converter circuit. The "Virtuoso 6.1-64b" program of the software manufacturer "Cadence Design Systems" is used for the development and simulation bandgap voltage reference circuit. Cadence Design Systems, Inc. is one of the world's largest providers of design automation for electronic systems. This software provides simulation models for all components used in the step-down converter. KW - Bandgap KW - Abwärtswandler KW - Tiefsetzsteller KW - Referenzschaltung KW - buck converter Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31969 U6 - https://doi.org/10.26205/opus-3196 DO - https://doi.org/10.26205/opus-3196 SP - 79 S1 - 79 ER - TY - THES U1 - Master Thesis A1 - Stecker, Lucie T1 - Die Bedeutung der Künstlichen Intelligenz zur Erreichung der UN-Nachhaltigkeitsziele N2 - Climate change related issues have increasingly gained attention of those in the field of science, business and politics. In addition to that, the United Nations (UN) has sustainable development on its agenda and is looking for innovative ways to achieve it. Great potential is seen in the complex technology of artificial intelligence (AI). AI is progressively causing changes in all areas of life such as traffic, com-munication, work and health. The aim of this master's thesis is to investigate, whe-ther or not, AI applications can have a positive effect on the achievement of the first five Sustainable Development Goals (SDGs) of the UN’s Agenda 2030 concerning poverty, hunger, health, education and genderequality. Therefore the theoretical fundamentals of AI and the concept of sustainable development are clarified. Also a connection between the two subject areas is drawn. Based on existing AI applica-tions in the field of sustainability and previous research, that links AI and sustaina-bility, the discussion reveals to which extent positive and negative effects can be shown by using the technology for achieving the five SDGs. The results indicate that AI offers opportunities to lead society in the direction of future sustainability within planetary boundaries; however, unexpected negative consequences must be taken into account. International legal frameworks can counteract the risks of using the intelligent technologies. The orientation towards economic growth, which is also reflected in the use of AI, has prevented a sustainable orientation up to now. KW - SDGs KW - United Nations KW - Artificial Intelligence KW - Sustainability KW - Künstliche Intelligenz KW - Vereinte Nationen KW - Nachhaltigkeit KW - Agenda 2030 für nachhaltige Entwicklung KW - Maschinelles Lernen Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31831 U6 - https://doi.org/10.26205/opus-3183 DO - https://doi.org/10.26205/opus-3183 SP - 140 S1 - 140 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias T1 - Versicherungsvertrieb BT - Absatz von Versicherungen durch Versicherer und Vermittler in Theorie und Praxis Y1 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31890 SN - 978-3-96329-401-3 SB - 978-3-96329-401-3 U6 - https://doi.org/10.26205/opus-3189 DO - https://doi.org/10.26205/opus-3189 N1 - 3. Auflage SP - 447 S1 - 447 PB - Verlag Versicherungswirtschaft CY - Karlsruhe ER - TY - THES U1 - Master Thesis A1 - Moenikes, Lisette T1 - Transformative Lernprozesse in BNE-Projekten N2 - Das Konzept der Bildung für nachhaltige Entwicklung (BNE)erzielt, Lernende zur aktiven Gestaltung einer ökologisch- wie sozialverträglichen Gesellschaft zu befähigen. Gleichzeitig wird BNE auf-grund der Formulierung subjektiver Kompetenzen und der Missachtung von Wachstumszwängen eine bildungspolitische Steuerung und eine Entpolitisierung von Nachhaltigkeit vorgeworfen. Daran anknüpfend lenkt das Konzept des Transformativen Lernens den Blick auf individuelle Bedeutungsperspektiven mit Bezug zu gesellschaftlichen Alltagsideologien. Mit dem Ziel eines kollektiven Bewusstwerdungsprozesses wird eine anwendungsorientierte partizipative Bildungsarbeit gefordert. Anhand des BNE-Praxisprojektes Kolleg21 in Gelsenkirchen untersucht diese empirische Forschungsarbeit, welche Lernprozesse und Kompetenzentwicklungen non-formale Bildungsprojekte ermöglichen. KW - Sozial-ökologische Transformation KW - Transformatives Lernen KW - Transformative Bildung KW - BNE KW - Gestaltungskompetenz Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31861 U6 - https://doi.org/10.26205/opus-3186 DO - https://doi.org/10.26205/opus-3186 ER - TY - THES U1 - Master Thesis A1 - Nguyen, Michael T1 - Die immersive Klangwelt - Das Kino als Ort zwischen Realität und Abstraktion N2 - Virtual Reality, Games und immersive Medien sind zurzeit in aller Munde. Überall liest man von Schlagwörtern wie 3D, Immersion oder Spatial-Audio - zum einen in meist stark auf Technik fokussierten Artikeln, zum anderen fast ausschließlich bezogen auf Games und Virtual Reality (VR). Gleichzeitig findet eine gegenläufige Entwicklung statt, indem Filme vermehrt auf Smartphones und Tablets konsumiert und Big-Budget-Produktionen statt im Kino auf Streaming-Plattformen veröffentlicht werden. In diesem Spannungsfeld möchte ich einen Schritt zurückgehen und den klassischen Film betrachten. Wie schafft er es seit seinem Bestehen, den Zuschauer in das Geschehen zu involvieren? Was kann er von den aktuellen Entwicklungen übernehmen oder ist das Medium in der aktuellen Form ein Auslaufmodell? Mit Blick auf das Sounddesign untersuche ich, wie immersive Wirkungen im Film entstehen und warum Klänge im Allgemeinen immersive Eigenschaften besitzen. Dazu führe ich im ersten Kapitel in das unübersichtliche Themenfeld der medialen Immersion ein. Im zweiten Kapitel erarbeitete ich mein Komponentenmodell der klanglichen Immersion (KMKI), ein Analysemodell, mit dem sich immersive Wirkungen im Film untersuchen lassen. Dieses wende ich an diversen Filmbeispielen praktisch an und schaffe außerdem ein theoretisches Fundament, damit das Modell offen für zukünftige Erweiterungen bleibt. Abschließend fasse ich im dritten Kapitel die Ergebnisse der Arbeit zusammen und erkläre anhand meiner praktischen Masterarbeit totalSense meine eigene Herangehensweise, um eine immersive Hörerfahrung zu schaffen. KW - Sounddesign KW - Immersion KW - Spatial Audio KW - Film Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31843 U6 - https://doi.org/10.26205/opus-3184 DO - https://doi.org/10.26205/opus-3184 SP - 252 S1 - 252 ER - TY - JFULL U1 - Zeitschrift (Einzelnes Zeitschriftenheft) T1 - fh-presse Dezember 2021 T2 - fh-presse : Zeitung der Fachhochschule Dortmund N2 - Ausgabe 4/2021 der fh-presse Y1 - 2021 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31801 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31801 N1 - Herausgeber: Der Rektor der Fachhochschule VL - 42 IS - 4 SP - 8 S1 - 8 ER - TY - JFULL U1 - Zeitschrift (Einzelnes Zeitschriftenheft) T1 - fh-presse September 2021 T2 - fh-presse : Zeitung der Fachhochschule Dortmund N2 - Ausgabe 3/2021 der fh-presse Y1 - 2021 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31799 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31799 N1 - Herausgeber: Der Rektor der Fachhochschule VL - 42 IS - 3 SP - 8 S1 - 8 ER - TY - JFULL U1 - Zeitschrift (Einzelnes Zeitschriftenheft) T1 - fh-presse Juni 2021 T2 - fh-presse : Zeitung der Fachhochschule Dortmund N2 - Ausgabe 2/2021 der fh-presse Y1 - 2021 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31780 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31780 N1 - Herausgeber: Der Rektor der Fachhochschule VL - 42 IS - 2 SP - 8 S1 - 8 ER - TY - JFULL U1 - Zeitschrift (Einzelnes Zeitschriftenheft) T1 - fh-presse März 2021 T2 - fh-presse : Zeitung der Fachhochschule Dortmund N2 - Ausgabe 1/2021 der fh-presse Y1 - 2021 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31776 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31776 N1 - Herausgeber: Der Rektor der Fachhochschule VL - 42 IS - 1 SP - 8 S1 - 8 ER - TY - THES U1 - Master Thesis A1 - Özkan, Nurullah T1 - Entwicklung eines Messkonzeptes zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter N2 - Ionisierende Strahlung kann bei höheren Dosisleistungen lebensgefährlich sein. Um die Menschen vor solch einer Strahlung warnen zu können, wird im Rahmen dieser Arbeit die Entwicklung eines Messkonzeptes in CMOS Technologie zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter beschrieben. Die entwickelte Schaltung soll später in einem Personendosimeter im klinischen Umfeld zum Einsatz kommen. Zusätzlich werden die Charakteristiken einer PIN-Diode untersucht. Die Schaltung wird auf Transistorebene aufgebaut, sodass sie später als integrierte Schaltung in einem Chip hergestellt werden kann. N2 - Development of a measurement concept for the detection ionizing photon radiation by means of an electronic personal dosimeter Ionizing radiation can be life-threatening at higher dose rates. In order to be able to warn people of such radiation, this thesis describes the development of a measurement concept in CMOS technology for the detection of ionizing photon radiation by an electronic personal dosimeter. The developed circuit will later be used in a personal dosimeter in a clinical environment. In addition, the characteristics of a PIN diode are investigated. The circuit will be built at the transistor level so that it can later be produced as an integrated circuit in a chip. KW - CMOS Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31698 U6 - https://doi.org/10.26205/opus-3169 DO - https://doi.org/10.26205/opus-3169 SP - 147 S1 - 147 ER - TY - THES U1 - Master Thesis A1 - Kremer, Robert T1 - Experimentelle und simulative Untersuchung der Kristallstruktur und Eigenspannungen an Selektiv Lasergeschmolzenen Bauteilen aus CuSn10 N2 - Die vorliegende Masterthesis behandelt die Prozess- und Kristallstruktursimulation Selektiv Lasergeschmolzener CuSn10 Bauteile mit Ansys. Zunächst wurde das Ausgangspulver untersucht und auf der vorhandenen Fertigungsanlage parametrisiert. Mit dem erstellten Parametersatz wurden Werkstoffproben gefertigt und untersucht, um zusammen mit Literaturwerten ein Werkstoffmodell für die Simulationen aufbauen zu können. Anschließend wurde ein thermisch-mechanisches Modell zur Prozesssimulation in Ansys aufgebaut und anhand gefertigter Bauteile kalibriert. Es gelang, damit die Eigenspannungen in einem Bauteil vorherzusagen, welches zuvor gefertigt und mittels Bohrlochmethode untersucht wurde. Eine weitere Validierung scheiterte aufgrund der gewählten Geometrie des Validierungsbauteiles . Die Kristallstruktur konnte mit einem in Ansys hinterlegten Werkstoffmodel für einen 1.4404 simuliert und mit vorhandenen Werten überprüft werden. Mit dem erstellten Werkstoffmodell wurde die Kristallstruktur für CuSn10 vorhergesagt, jedoch im Rahmen dieser Arbeit nicht validiert. Abschließend wird eine Empfehlung für das weitere Vorgehen gegeben. N2 - The present master’s thesis is concerned with the process simulation and crystal structure simulation of selectively laser melted CuSn10 components with Ansys. First, the powder was examined and parametrised on the present SLM machine. To develop a material model for the simulations in combination with values taken from literature, material samples were manufactured and examined with the created parameter set. Subsequently, a thermalmechanical model for the process simulation in Ansys was developed and calibrated by means of manufactured components. The simulation was successfully used to predict residual stress within a component which had previously been manufactured and examined via hole drilling method. Further validation failed due to the selected geometry of the validation component. The crystal structure could be both simulated by means of a default material model in Ansys and verified by existing values. The crystal structure was predicted for CuSn10 with the created material model but was not validated within this thesis. Finally, a recommendation on how to proceed is presented. KW - Selektives Laserschmelzen KW - Simulation KW - Eigenspannungen KW - Selective Laser Melting KW - Kristallstruktur Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31624 U6 - https://doi.org/10.26205/opus-3162 DO - https://doi.org/10.26205/opus-3162 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias T1 - Pools und Dienstleister für Versicherungsmakler N2 - Studie, herausgegeben vom Bundesverband Deutscher Versicherungskaufleute BVK e.V. in Kooperation mit bbg Betriebsberatungs GmbH Versicherungsforen Leipzig GmbH Maklerforen Leipzig GmbH. Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31647 SN - 978-3-00-071057-5 SB - 978-3-00-071057-5 U6 - https://doi.org/10.26205/opus-3164 DO - https://doi.org/10.26205/opus-3164 SP - 97 S1 - 97 PB - BVK Dienstleistungsgesellschaft mbH CY - Bonn ER - TY - THES U1 - Bachelor Thesis A1 - Kiyak, Mehmet T1 - Konfiguration einer GNU RISC-V Toolchain für die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE N2 - Diese Arbeit beschäftigt sich mit der Konfiguration der GNU RISC-V Toolchain für die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung. In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain für die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu gehört das Linker-Script, die Vektortabelle und der Startcode. N2 - This thesis focuses on the configuration of the GNU RISC-V toolchain for the first programming of the development board Sipeed Longan Nano in the Eclipse development environment. In this context, the structure of a microcontroller, the process of creating a software and the configuration of the GNU RISC-V toolchain for programming the RGB LED of the development board were described. This includes the linker script, the vector table and the start code. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31230 U6 - https://doi.org/10.26205/opus-3123 DO - https://doi.org/10.26205/opus-3123 SP - 81 S1 - 81 ER - TY - THES U1 - Master Thesis A1 - Beer, Aaron T1 - Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen N2 - Die vorliegende Masterthesis beschreibt die Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen. Zu Beginn wird eine Einleitung in die Synthese digitaler Schaltungen sowie aller für die Optimierung relevanten Parameter gegeben. Das Liberty-Format zur Beschreibung von Zellbibliotheken wird erläutert und die für die Optimierung erstellte Zellbibliothek imes_cc wird vorgestellt. Daraufhin wird die Synthese von Testschaltungen unter Einbezug der Bibliothek mithilfe eines automatisierten Arbeitsablaufs vorgestellt. Hierbei werden Timing-, Area-, und Power-Parameter zur Beurteilung der synthetisierten Netzliste aus den erstellten Reports herausgelesen und vergleichend dargestellt. Die Implementierung des Algorithmus auf Basis des Scikit-Optimize-Moduls wird daraufhin erläutert und die erzielten Optimierungen anhand der Testschaltungen dargestellt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31146 U6 - https://doi.org/10.26205/opus-3114 DO - https://doi.org/10.26205/opus-3114 SP - 187 S1 - 187 ER - TY - THES U1 - Bachelor Thesis A1 - Porombka, Jonas T1 - Urbane Soundscapes - Der Lärm im urbanen Raum und auditive Stadtgestaltung am Beispiel der Stadt Bochum N2 - Das Ziel der vorliegenden Bachelorarbeit ist die Vermittlung eines grundlegenden Verständnisses für die akustischen Umgebungen einer Stadt und die Auswirkungen von Lärm auf den menschlichen Organismus und die Umwelt. Hierfür werden zunächst eine Einführung in die Soundscape-Forschung gegeben und wichtige Begrifflichkeiten für die Analyse von Soundscapes erläutert. Am Beispiel der Stadt Bochum wird anschließend auf den Zustand der akustischen Umgebungen im urbanen Raum eingegangen und die Relevanz der auditiven Stadtplanung verdeutlicht. Daraufhin wird ein Einblick in aktuelle Forschungen gegeben, die auf einen neuen und den klanglichen Aspekt umfassenden Standpunkt der modernen Städteplanung hoffen lassen. Abschließend wird die Konzeption und Realisierung der Soundscape-Komposition Urban Transitions unter der Berücksichtigung der gewonnenen Erkenntnisse beschrieben und ein Bezug zu vergleichbaren Werken hergestellt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31022 U6 - https://doi.org/10.26205/opus-3102 DO - https://doi.org/10.26205/opus-3102 SP - 53 S1 - 53 ER - TY - THES U1 - Bachelor Thesis A1 - Karaarslan, Remzi T1 - Automatisierte messtechnische Charakterisierung eines Time-to-Digital Converters für eine Time-of-Flight Anwendung N2 - In dieser Bachelorarbeit wird ein Time-to-Digital Converter für eine Time-of-Flight Anwendung untersucht und durch Messungen charakterisiert. Der Time-to-Digital Converter, der von zwei ehemaligen Studenten der Fachhochschule Dortmund entwickelt wurde, ist dafür zuständig, die temperaturbedingte Änderung der Einschaltverzögerung der Lichtquelle, die während den Signalaufnahmen einer Time-of-Flight Kamera entsteht, zu erfassen und die entstandenen Verzögerungen zu korrigieren. Die Aufgabe dieser Arbeit ist es, den entwickelten Testchip mit einer vorentwickelten Platine von Elmos Semiconductor SE zu analysieren und zu überprüfen, ob der Testchip ordnungsgemäß funktioniert. Um den Testchip so aussagekräftig wie möglich zu testen, wird unter Einbindung der Programmiersoftware Qt der Test des TDC automatisiert. N2 - In this bachelor thesis a time-to-digital converter for a time-of-flight application is investigated and characterized by measurement. The Time-to-Digital-Converter, which was developed by two former students of the University of Applied Sciences Dortmund, is responsible to detect the temperature induced change of the turn-on delay of the light source, which occurs during the signal recording of a Time-of-Flight camera, and to correct the resulting delays. The task of this work is to analyze the developed test chip with a pre-developed circuit board from Elmos Semiconductor SE, and to verify the proper function of the test chip. In order to test the test chip as meaningful as possible, the testing of the TDC is automated with the integration of the programming software Qt. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31017 U6 - https://doi.org/10.26205/opus-3101 DO - https://doi.org/10.26205/opus-3101 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Hütte, Mario T1 - "Herzlich grüssend und Heil Hitler!“ – Der Briefwechsel der Bibliothekare Georg Leyh und Karl Preisendanz während der Zeit des Nationalsozialismus (Langfassung) N2 - Die Bibliothekare Georg Leyh (1877-1968), Direktor der Universitätsbibliothek Tübingen 1921-1947, und Karl Preisendanz (1883-1968), Direktor der Universitätsbibliothek Heidelberg 1935-1945, standen während der Zeit des Nationalsozialismus in engem brieflichen Kontakt. Die in den Nachlässen von Leyh (Staatsbibliothek zu Berlin – Preußischer Kulturbesitz) und Preisendanz (Universitätsbibliothek Heidelberg) überlieferte Korrespondenz stellt eine bedeutende Quelle zur neueren Bibliotheksgeschichte dar. Für die vorliegende Studie wurden insgesamt 165 Briefe ausgewertet, die sowohl berufliche als auch private Themen behandeln. Die Untersuchung gibt Aufschluss über biographische Aspekte, das Verhältnis der beiden Korrespondenten zueinander und liefert Erkenntnisse zum Zustand des wissenschaftlichen Bibliothekswesens in Diktatur und Krieg. N2 - The librarians Georg Leyh (1877-1968), director of the Tübingen University Library 1921-1947, and Karl Preisendanz (1883-1968), director of the Heidelberg University Library 1935-1945, were in close correspondence during the National Socialist era. The correspondence, preserved in the bequests of Leyh (Staatsbibliothek zu Berlin – Preußischer Kulturbesitz) and Preisendanz (Heidelberg University Library), represents an important source for recent library history. For the present study, a total of 165 letters were analysed, covering both professional and private topics. The study provides information on biographical aspects, the relationship between the two correspondents and provides insights into the state of academic librarianship during the dictatorship and the war. KW - Wissenschaftliche Bibliothek KW - Bibliotheksgeschichte KW - Bibliothekspolitik KW - Nationalsozialismus KW - Weltkrieg <1939-1945> Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30909 SN - 1864-2950 SS - 1864-2950 U6 - https://doi.org/10.26205/opus-3090 DO - https://doi.org/10.26205/opus-3090 SP - 69 S1 - 69 ER - TY - THES U1 - Master Thesis A1 - Bankowsky, Maurice T1 - Validierung des SLDO-Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer N2 - Die Master-Thesis umfasst die Einführung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfläche mittels Qt programmiert, sowie Montage- und Lötarbeiten durchgeführt. Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer über denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software“ durchgeführt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verfügung gestellt, um die Steigung und den Offset der Eingangsspannung über das Testtool in einem bestimmten Bereich automatisiert zu variieren. N2 - The master thesis includes the introduction to the CERN projects and to the Shunt LDO controller. The regulator will be developed from revision 0.1 to revision 0.3. This will involve PCB development using Altium Designer, graphical user interface programming using Qt, as well as assembly and soldering work. The main point of the thesis is the validation of the SLDO voltage regulator for the pixel detectors of the ATLAS and CMS experiments at the HL-LHC. Another key point is the implementation of digital potentiometers over which an automated measurement process can be performed by means of the "Shuldo Test Measurement Control Software". This provides the user with an application-friendly environment to automatically adjust the slope and offset of the input voltage within a certain range via the test tool. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30811 U6 - https://doi.org/10.26205/opus-3081 DO - https://doi.org/10.26205/opus-3081 SP - 170 S1 - 170 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Linnenbrink, Lukas A1 - Radtke, Michael T1 - Betriebswirtschaftliche Strukturen des Versicherungsvertriebs - BVK-Strukturanalyse 2020/2021 N2 - Seit Jahrzehnten erhebt der Bundesverband Deutscher Versicherungskaufleute e.V. (BVK) Strukturdaten bei den selbstständigen Versicherungskaufleuten. Er schafft damit Transparenz über Umsatz- und Kostenstrukturen und deren Veränderung im Lauf der Zeit. Alle zwei Jahre werden diese Daten erhoben. Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30801 SN - 978-3-938226-65-0 SB - 978-3-938226-65-0 U6 - https://doi.org/10.26205/opus-3080 DO - https://doi.org/10.26205/opus-3080 SP - 163 S1 - 163 PB - VersicherungsJournal Verlag CY - Ahrensburg ER - TY - THES U1 - Master Thesis A1 - Bouroumiya, Reda T1 - Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators für eine CAN Bittiming Einheit in 65nm CMOS Technologie N2 - Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung für den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulszähler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten können miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und verändert die Stellgröße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gewährleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichtenübertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gewählten Regler-Parametern. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30711 U6 - https://doi.org/10.26205/opus-3071 DO - https://doi.org/10.26205/opus-3071 SP - 122 S1 - 122 ER - TY - THES U1 - Master Thesis A1 - Ledüc, Philipp T1 - Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schlüsseltechnologie zur Vernetzung digitaler Systeme und künstlicher Intelligenz N2 - In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core für die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardwareübegreifenden Systemen der Künstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeingültiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzuschätzen und wenn möglich zu verringern. KW - Soft Core KW - PCIe KW - PCI Express KW - PIPE KW - GateMate KW - FPGA KW - Künstliche Intelligenz KW - Maschinelles Lernen KW - VERILOG Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30760 U6 - https://doi.org/10.26205/opus-3076 DO - https://doi.org/10.26205/opus-3076 SP - 199 S1 - 199 ER - TY - THES U1 - Master Thesis A1 - Achtelik, Raphael T1 - Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung N2 - In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erläutert und die Instabilität der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilität nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszustände. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681 U6 - https://doi.org/10.26205/opus-3068 DO - https://doi.org/10.26205/opus-3068 SP - 58 S1 - 58 ER - TY - THES U1 - Master Thesis A1 - Düperthal, Johannes T1 - Erweiterung eines Clocktree-Analyse-Tools zur Feststellung der strukturellen Äquivalenz von Clocktrees N2 - In dieser Masterthesis wird die Entwicklung einer Komponente zum Vergleich von Clocktrees beschrieben, die als Erweiterung in ein bestehendes Clocktree-Analyse-Tool integriert wird. Das bestehende Programm ist aus einer Tcl-Anwendung und einer Qt-Applikation aufgebaut. Alle Algorithmen und eine Datenbasis, welche die Daten zu den Clocktrees enthält, sind Teil der Tcl- Anwendung. Die Benutzeroberfläche wird durch eine Qt-Applikation realisiert, welche durch die Komponente für den Vergleich der Clocktrees ergänzt wird. Der Algorithmus für diesen Äquivalenzcheck basiert auf der Graphentheorie. Dazu werden die Clocktrees in Baum-Graphen transformiert, um die daraus resultierenden Strukturen vergleichbar zu machen. Die ermittelten Elemente, welche den Unterschied verursachen, werden in der Qt-Applikation, in einem Schematic- Viewer-Widget koloriert, das bereits in der bestehenden Applikation implementiert ist. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30676 U6 - https://doi.org/10.26205/opus-3067 DO - https://doi.org/10.26205/opus-3067 SP - 86 S1 - 86 ER - TY - THES U1 - Bachelor Thesis A1 - Guellaf, Othmane T1 - Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung N2 - Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung. Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis durchgeführten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde. Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen berührungslosen Win-kelsensor zu entwickeln. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30664 U6 - https://doi.org/10.26205/opus-3066 DO - https://doi.org/10.26205/opus-3066 SP - 44 S1 - 44 ER - TY - THES U1 - Master Thesis A1 - Fröse, Tobias T1 - Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors N2 - Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und Überwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie dürfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilität zum CAN Standard beizubehalten ist es notwendig mit wesentlich höheren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empfänger entworfen, die dazugehörigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649 U6 - https://doi.org/10.26205/opus-3064 DO - https://doi.org/10.26205/opus-3064 SP - 95 S1 - 95 ER - TY - THES U1 - Bachelor Thesis A1 - Kuka, Armin T1 - Entwurf einer I2C zu CAN Brückenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchführung von Systemtests N2 - In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erläutert. Das System beinhaltet eine Softwareoberfläche, über die ein CAN-Interface sowie ein I2C-Master angesteuert werden können. Diese sind über das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind über eine Brückenlogik verschaltet, die es in toto ermöglicht, dass Daten zwischen den Bussystemen übertragen werden können. Im Rahmen dieser Arbeit wurde die Brückenlogik und die Softwareoberfläche entwickelt. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610 U6 - https://doi.org/10.26205/opus-3061 DO - https://doi.org/10.26205/opus-3061 SP - 76 S1 - 76 ER - TY - THES U1 - Bachelor Thesis A1 - Demske, Conrad T1 - Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers N2 - Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. Für die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631 U6 - https://doi.org/10.26205/opus-3063 DO - https://doi.org/10.26205/opus-3063 SP - 99 S1 - 99 ER - TY - THES U1 - Bachelor Thesis A1 - Choukri, Yassine T1 - Entwurf und Layout einer Treiberstufe für die Verwen-dung in einem synchronen Abwärtswandler N2 - In dieser Arbeit wird eine Treiberstufe für die Verwendung in einem synchronen Abwärts-wandler entwickelt. Der Abwärtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abwärtswandlers integriert und wird für alle Funktionen verifiziert. Für den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531 U6 - https://doi.org/10.26205/opus-3053 DO - https://doi.org/10.26205/opus-3053 SP - 53 S1 - 53 ER - TY - THES U1 - Bachelor Thesis A1 - Koray, Cetin T1 - Entwicklung einer Transimpedanzverstärkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera N2 - Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverstärkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalität überprüft und im Zusammenspiel mit der Kamera getestet. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527 U6 - https://doi.org/10.26205/opus-3052 DO - https://doi.org/10.26205/opus-3052 SP - 88 S1 - 88 ER - TY - THES U1 - Master Thesis A1 - Lippold, Markus T1 - Entwurf einer Delay-Locked Loop für die Nutzung als Time-to- Digital Converter in einer Time-of-Flight Anwendung in 350nm CMOS Technologie N2 - Im Rahmen dieser Masterthesis wird eine Delay-Locked Loop von einem idealen Aufbau über Verilog-A Modellen bis hin zur realen Umsetzung entworfen. Diese Delay-Locked Loop (DLL) wird für die Nutzung in einem Time-to-Digital Converter (TDC) mit Local-Passiv-Interpolation, entwickelt. Mit Hilfe des TDC soll eine Verzögerungszeit bei einer Time-of-Flight Anwendung ermittelt werden. Hauptbestandteil dieser Arbeit ist es, eine Charge Pump zu implementieren, welche eine geringe Auswirkung auf die Phasenverschiebung der Regelschleife aufgrund von parasitären Eigenschaften im Schaltmoment aufweist. Zudem wird für die Stromregelung innerhalb der Charge Pump ein präziser Transkonduktanzverstärker (OTA) mit einem hohen Eingangsspannungsbereich implementiert. Für die Entkopplung der Verzögerungskette als Last von der Filterspannung wird ein Low-Dropout Spannungsregler (LDO) entwickelt. Im Verlauf der Arbeit hat sich gezeigt, dass eine Charge Pump, aufgebaut mit einem differentiellen Stromzweig, aufgrund des konstant fließenden Stroms die geringsten parasitären Einflüsse aufweist. Innerhalb dieser Charge Pump wird ein gefalteter Transkonduktanzverstärker als Spannungsfolger genutzt, um das Potential in den Zweigen der differentiellen Stufe aneinander anzugleichen und somit die Einflüsse im Schaltmoment zu verringern. Zusätzlich erfolgt über diesen Verstärker eine exakte Stromanpassung der UP- und DOWN-Ströme. Für die Umsetzung der Verzögerungskette wird das Rauschverhalten verschiedener CMOSInverter bezüglich Phasenrauschen und Jitter simuliert. Aufgrund dieser Simulationen ist der differentielle Inverter mit NMOS-Kreuzkopplung für die Umsetzung der Delay-Line ausgewählt worden. Die real aufgebaute Delay-Locked Loop wird nach der Spezifikation für Automobilanwendungen in einem Temperaturbereich von -50°C bis 120°C simuliert. Zusätzlich werden globale und lokale prozessbedingte Variation berücksichtigt. Bei dieser Simulation stellt sich eine maximale Phasenverschiebung zur Referenzperiodendauer von 218 ps ein. Dies entspricht bei einer Referenzfrequenz von 25 MHz einer Abweichung von ca. 0,5 % und führt zu einem Messfehler der Delay-Locked Loop von 3 cm. Somit könnte im schlechtesten Fall ein Objekt von der ToF-Kamera mit einem Fehler von 3 cm detektiert werden. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30508 U6 - https://doi.org/10.26205/opus-3050 DO - https://doi.org/10.26205/opus-3050 SP - 120 S1 - 120 ER - TY - THES U1 - Master Thesis A1 - Krause, Matthias T1 - Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Auflösung für eine Time-of-Flight Anwendung in 350 nm CMOS Technologie N2 - In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters, mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur, auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet werden. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30496 U6 - https://doi.org/10.26205/opus-3049 DO - https://doi.org/10.26205/opus-3049 SP - 107 S1 - 107 ER - TY - THES U1 - Bachelor Thesis A1 - Nurullah, Özkan T1 - Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle N2 - In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erläutert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und für die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 über das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine für die Platzierung der benötigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zunächst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Datenübertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops überwacht und analysiert. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651 U6 - https://doi.org/10.26205/opus-3065 DO - https://doi.org/10.26205/opus-3065 SP - 108 S1 - 108 ER - TY - THES U1 - Master Thesis A1 - Yilmaz, Semih T1 - Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie N2 - Der vorliegende Bericht „Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie“ beschreibt eine an der Fachhochschule Dortmund im Fachbereich Elektrotechnik im Rahmen der Masterthesis durchgeführte Studie. Ziel des Projekts ist die Entwicklung eines 5V Spannungsreglers, der einen CAN zu I2C Brücken Chip mit Spannung versorgt. Dabei ist zu beachten, dass die Core Transistoren in 65nm CMOS mit einer maximalen Spannung von 1,2V betrieben werden können. Der Chip soll für die Steuerung des Atlas Pixel Detektors am CERN eingesetzt werden. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30621 U6 - https://doi.org/10.26205/opus-3062 DO - https://doi.org/10.26205/opus-3062 SP - 71 S1 - 71 ER - TY - THES U1 - Bachelor Thesis A1 - Wenske, Florian T1 - Entwurf und Validierung eines diskreten Infrarot LEDTreibers für die Charakterisierung von ToF-Kameras N2 - Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung für ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage für die genauere Prüfung der Einflussfaktoren zu erhalten. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609 U6 - https://doi.org/10.26205/opus-3060 DO - https://doi.org/10.26205/opus-3060 SP - 68 S1 - 68 ER - TY - THES U1 - Master Thesis A1 - Winkler, Florian T1 - Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider N2 - Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers für den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter Berücksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst - neben einer Einführung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung und Dokumentation der erarbeiteten Simulationsergebnisse. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30597 U6 - https://doi.org/10.26205/opus-3059 DO - https://doi.org/10.26205/opus-3059 SP - 71 S1 - 71 ER - TY - THES U1 - Master Thesis A1 - Reiners, Jan-Morten T1 - Charakterisierung und Analyse vom Reverse and Forward Body Biasing als Durchsatz- und Leistungsoptimierungstechnik für Multi-Core Mikrocontroller N2 - Diese Masterthesis beschäftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zunächst die Beweggründe sowie die nötigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuführen. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalität. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C#), die Erarbeitung von Test Spezifikationen sowie die Durchführung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zukünftige Entwicklungen in diesem Bereich bewertet. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30571 U6 - https://doi.org/10.26205/opus-3057 DO - https://doi.org/10.26205/opus-3057 SP - 85 S1 - 85 ER - TY - THES U1 - Master Thesis A1 - Walsemann, Alexander T1 - Entwicklung eines Testsystems für den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs N2 - Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems für die PSI5- Schnittstelle von ASICs und ASSPs. Zunächst werden anhand des PSI5-Standards die Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen Störgrößen relevant für die Entwicklung des Testsystems sind. Das anschließend entwickelte Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik umgesetzt, während Softwareapplikationen für den Testablauf und die automatisierte Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem FreeRTOS für zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt. Die Bedienung des Testsystems erfolgt über ein Webinterface. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30568 U6 - https://doi.org/10.26205/opus-3056 DO - https://doi.org/10.26205/opus-3056 SP - 168 S1 - 168 ER - TY - THES U1 - Master Thesis A1 - Rizwan, Ahmad T1 - Analog and Digital CMOS Circuit Design for the Control System of ATLAS Pixel Detector N2 - This Master thesis is part of an effort to implement the planned upgrade High- Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The ATLAS Pixel Detector which is installed at the LHC is also getting among others a new detector control system (DCS) update. Each module in the Detector Control System will have an integrated DCS chip which includes on-chip shunt and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In this master thesis, Shunt and Linear regulators are explained and simulated using the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based Power-On-Reset (POR) circuit is explained and designed in detail. The design of the POR includes an implementation with CMOS instead of diodes or bipolar transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally, a layout was developed for fabrication. The DCS system needs DCS bridge controllers which include a Controller Area Network (CAN) node and a modified I2C master node. For this purpose CAN and CANopen standards are explained in detail for implementation. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30554 U6 - https://doi.org/10.26205/opus-3055 DO - https://doi.org/10.26205/opus-3055 SP - 114 S1 - 114 ER - TY - THES U1 - Master Thesis A1 - Zorn, Jendrik T1 - Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider N2 - In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch überprüft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN für die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein für Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541 U6 - https://doi.org/10.26205/opus-3054 DO - https://doi.org/10.26205/opus-3054 SP - 86 S1 - 86 ER - TY - THES U1 - Bachelor Thesis A1 - Mokrane, Oussama T1 - Entwicklung eines Low-Side Komparators für einen Sägezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie N2 - In dieser Arbeit wird ein Low-Side Komparator entwickelt. Der Low Side Komparator wird in die integrierte Schaltung eines Sägezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll. Für die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Tiefsetzsteller verwendeten Bauteile. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476 U6 - https://doi.org/10.26205/opus-3047 DO - https://doi.org/10.26205/opus-3047 SP - 63 S1 - 63 ER - TY - THES U1 - Bachelor Thesis A1 - Deniz, Sahin T1 - Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie für die Verwendung in einem synchronen DC-DC Spannungswandler N2 - In dieser Arbeit wird ein Low-Dropout Spannungsregler für einen synchronen Abwärtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. Für die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso“ des Softwareherstellers „Cadence Design Systems“ verwendet. Cadence Design Systems, Inc. ist einer der weltweit größten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle für alle im Abwärtswandler verwendeten Bauteile. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423 U6 - https://doi.org/10.26205/opus-3042 DO - https://doi.org/10.26205/opus-3042 SP - 86 S1 - 86 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Ketz, Saskia T1 - Historische Amulette und Taschenbilder: Zur haptischen Erfahrbarkeit von Totenporträts N2 - Das Phänomen der historischen Postmortem- bzw. Totenfotografie findet seinen Höhepunkt in der zweiten Hälfte des 19. Jahrhunderts und steht somit in direktem Zusammenhang mit der Erfindung der Fotografie im Jahre 1839 und den Möglichkeiten diesen neuen Mediums. In diesem Artikel wird der Frage nachgegangen, wie das Totenporträt aufbewahrt und betrachtet wurde und welche sozialen Gebrauchsweisen sich daraus ablesen lassen. Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30407 U6 - https://doi.org/10.26205/opus-3040 DO - https://doi.org/10.26205/opus-3040 SP - 1 EP - 9 ER - TY - CHAP U1 - Buchbeitrag A1 - Streblow-Poser, Claudia T1 - Von der Feuerwehr zum Dauerbrenner! BT - qualitative Forschungsergebnisse zur Schulsozialarbeit T2 - Handbuch der Schulsozialarbeit, Band 2 N2 - qualitative Forschungsergebnisse zur Schulsozialarbeit Y1 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29963 U6 - https://doi.org/10.26205/opus-2996 DO - https://doi.org/10.26205/opus-2996 N1 - DRAFT SP - 1 EP - 17 PB - Beltz Juventa CY - Weinheim ER - TY - THES U1 - Bachelor Thesis A1 - Tijani, Sofiene T1 - VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus N2 - Im Rahmen dieser Arbeit werden digitale Schaltungen für die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese für die Entwicklung eines kompakten Winkelsensors benötigt werden, wird für die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. Für die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard überprüft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung über einen weiten Arbeitsbereich verifiziert. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974 U6 - https://doi.org/10.26205/opus-2997 DO - https://doi.org/10.26205/opus-2997 SP - 61 S1 - 61 ER - TY - THES U1 - Master Thesis A1 - Brünger, Fabian T1 - Integration eines Hardwarebeschleunigers für Maschinelles Lernen in einen RISC-V RV32IM Prozessor über Memory-Mapped Register N2 - Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgeführt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger für Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Stränge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der für die RTL Simulation, für die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgeführt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstränge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988 U6 - https://doi.org/10.26205/opus-2998 DO - https://doi.org/10.26205/opus-2998 SP - 150 S1 - 150 ER - TY - THES U1 - Master Thesis A1 - Pille, Andreas T1 - Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay für eine Time-of-Flight Anwendung N2 - Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die primäre Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verzögerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Auflösung von 70 Pikosekunden, der als integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberführung der optimierten Schaltung in ein Layout. N2 - Subject of this thesis is the development and optimization of a Time-to-Digital Converter (TDC) for the use in a Time-of-Flight (TOF) application in cooperation with Elmos Semiconductor AG. A previous work of the author serves as a conceptual basis for this thesis. The primary objective of the TDC is the quantification of a time-delay between two input signals. To accomplish this, a Local Passive Interpolation (LPI) TDC with a targeted resolution of 70 ps, realized as an integrated circuit in a 350 nm process technology, is used. The main focus of this thesis is the reduction of measurement errors, the influence of layout effects on the reliability of the TDC and the transfer of the optimized schematics to a layout. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29907 U6 - https://doi.org/10.26205/opus-2990 DO - https://doi.org/10.26205/opus-2990 SP - 82 S1 - 82 ER -