TY - THES U1 - Master Thesis A1 - Alaee, Ladan T1 - Design and Implementation of a Mixed-Signal Processing Chain for the Optical Determination of Rotation Angles N2 - The aim of this master thesis is the design and implementation of mixed-signal processing chain for the optical determination of rotation angles by means of four sensors implemented as photodiodes with integrated polarization filters and a high-precision CORDIC hardware design implemented on an FPGA in Verilog. Furthermore, a light source and a polarizer are integrated in the measurement setup which is configured using an QT application. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37932 U6 - https://doi.org/10.26205/opus-3793 DO - https://doi.org/10.26205/opus-3793 SP - 264 S1 - 264 ER - TY - THES U1 - Bachelor Thesis A1 - Noss, Julian T1 - Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung N2 - In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über einen DAC mit einem Oszilloskop gemessen. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984 U6 - https://doi.org/10.26205/opus-3798 DO - https://doi.org/10.26205/opus-3798 SP - 82 S1 - 82 ER - TY - THES U1 - Master Thesis A1 - Müller-Baumgart, Ulf T1 - Creation of general representation of a local power grid as a basis for an embedding of electrical devices Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37955 U6 - https://doi.org/10.26205/opus-3795 DO - https://doi.org/10.26205/opus-3795 SP - 96 S1 - 96 ER - TY - THES U1 - Master Thesis A1 - Koers, Lars T1 - Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs N2 - This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook. N2 - Diese Arbeit behandelt die Entwicklung von Testumgebungen mit einem Xlinix Zynq SoC zur Messung von Leckströmen sowie der Strahlenqualifizierung von SRAM basierten FPGAs am CERN. Zunächst werden die Effekte von Strahlung sowie deren Wirkung auf elektronische Komponenten erläutert. Anschließend wird eine Einführung in die verwendeten FPGAs gegeben. In der Durchführung wird der Leckstrom des GateMate FPGAs in seinem Einsatzbereich hinsichtlich Temperatur und Core-Spannungen gemessen. Es wird eine Testumgebung mit ähnlichen Verbindungen zwischen Tester und Testgerät verwendet, wie sie später bei Bestrahlungsstudien am CERN Anwendung findet. Der GateMate wird in diesem Setup für die Finalisierung der Strahlenqualifikation vorbereitet, um die spätere Inbetriebnahme am CERN zu beschleunigen. Dazu werden die Tests grundlegend erläutert und die noch ausstehenden im Anschluss durchgeführt. Der Lattice iCE40 UltraLite FPGA wird in einem ersten Applikationstest eingesetzt, um seine Eignung für weitere Tests zur Strahlenqualifikation am CERN zu bestimmen. Die Ergebnisse aller durchgeführten Tests werden ausgewertet und dargestellt. Abschließend wird eine Zusammenfassung mit Ausblick präsentiert. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039 U6 - https://doi.org/10.26205/opus-3803 DO - https://doi.org/10.26205/opus-3803 SP - 136 S1 - 136 ER - TY - THES U1 - Bachelor Thesis A1 - Thabti, Amine T1 - Entwicklung eines synchronen stromgeführten DC/DC-Abwärtswandlers für eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A N2 - Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abwärtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse über seine Leistungsfähigkeit, Stabilität und Zuverlässigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerstände sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gewünschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen. Die Durchführung von AC-Analysen, insbesondere im Bode-Diagramm, ermöglicht eine genaue Abschätzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor für die Stabilität des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf Änderungen reagieren kann, ohne in instabile Zustände zu geraten. Ein stabiler Regelkreis ist für eine zuverlässige Leistung und eine effektive Regelung unerlässlich. Insgesamt verdeutlicht die Analyse des Abwärtswandlers als Teil eines Regelkreises die komplexen Zusammenhänge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilität. Durch eine sorgfältige Abstimmung und Optimierung dieser Parameter können robuste und zuverlässige Stromversorgungslösungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden. Darüber hinaus bietet die stromgeführte Regelung im Vergleich zur spannungsgeführten Regelung mehrere Vorteile. Sie ermöglicht eine verbesserte Stabilität, eine bessere Dynamik und eine geringere Empfindlichkeit gegenüber Laständerungen. In einigen Anwendungen kann die stromgeführte Regelung auch einfacher zu implementieren sein. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38065 U6 - https://doi.org/10.26205/opus-3806 DO - https://doi.org/10.26205/opus-3806 SP - 65 S1 - 65 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Bornhorn, Hubert A1 - Linnenbrink, Lukas A1 - Mörchel, Jens T1 - Nachhaltigkeit und Versicherungen aus Kundensicht BT - Studie Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33364 U6 - https://doi.org/10.26205/opus-3336 DO - https://doi.org/10.26205/opus-3336 SP - 120 S1 - 120 PB - Fachhochschule Dortmund, Fachbereich Wirtschaft, Forschungs- stelle Risikomanagement, Versicherungsregulierung und Vertrieb CY - Dortmund ER - TY - BOOK U1 - Buch A1 - Hartmann, Anja T1 - Zusammenleben in Gemeinschaft und Gesellschaft BT - eine soziologische Einführung Y1 - 2023 SN - 978-3-17-038500-9 SB - 978-3-17-038500-9 SP - 202 S1 - 202 PB - Verlag W. Kohlhammer CY - Stuttgart ER - TY - THES U1 - Bachelor Thesis A1 - Eroglu, Oguz T1 - Entwurf von Leiterplatten für die Versorgung und Auslesung eines optischen Winkelgebers N2 - Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle der Poldi Platine implementiert und getestet. Für die Ausgänge der Spannungsversorgung auf der ersten Platine werden Terminalblöcke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des Poldi- Sensors können damit verbunden werden, um versorgt zu werden. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527 U6 - https://doi.org/10.26205/opus-3352 DO - https://doi.org/10.26205/opus-3352 SP - 66 S1 - 66 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Mennenöh, Hartwig T1 - Eine neue Interpretation und elementare Abschätzung für den Internen Zinsfuß N2 - In diesem Beitrag werden im ersten Teil eine neue Definition und damit zugleich auch eine neue Interpretation des Internen Zinsfußes vorgestellt. Ausgehend von dieser neuartigen Basis wird im zweiten Teil eine neue, elementare Schätzgleichung für den konkreten Zahlenwert des internen Zinsfußes hergeleitet. N2 - A new Interpretation and an elementary Estimation of the Internal Rate of Return This paper solves two practical problems in applying the Internal Rate of Return (IRR). Firstly, a new, very transparent definition for the first time enables a clear, intuitive understanding of the IRR. Secondly, a new elementary estimation formula for the first time avoids the great iterative computational effort in determining the numerical value of the IRR. KW - Interner Zinsfuß KW - Interpretation KW - Abschätzung KW - Berechnung Y1 - 2023 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 SP - 22 S1 - 22 ER - TY - THES U1 - Master Thesis A1 - Salkovic, Edis T1 - Entwicklung eines Mixed-Signal-Frontends für die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich N2 - Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert. KW - frontend KW - spi KW - xilinx KW - vitis KW - vivado Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597 U6 - https://doi.org/10.26205/opus-3359 DO - https://doi.org/10.26205/opus-3359 SP - 109 S1 - 109 ER -