TY - THES U1 - Master Thesis A1 - Winkler, Florian T1 - Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider N2 - Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers für den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter Berücksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst - neben einer Einführung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung und Dokumentation der erarbeiteten Simulationsergebnisse. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30597 U6 - https://doi.org/10.26205/opus-3059 DO - https://doi.org/10.26205/opus-3059 SP - 71 S1 - 71 ER - TY - THES U1 - Master Thesis A1 - Bankowsky, Maurice T1 - Validierung des SLDO-Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer N2 - Die Master-Thesis umfasst die Einführung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfläche mittels Qt programmiert, sowie Montage- und Lötarbeiten durchgeführt. Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer über denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software“ durchgeführt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verfügung gestellt, um die Steigung und den Offset der Eingangsspannung über das Testtool in einem bestimmten Bereich automatisiert zu variieren. N2 - The master thesis includes the introduction to the CERN projects and to the Shunt LDO controller. The regulator will be developed from revision 0.1 to revision 0.3. This will involve PCB development using Altium Designer, graphical user interface programming using Qt, as well as assembly and soldering work. The main point of the thesis is the validation of the SLDO voltage regulator for the pixel detectors of the ATLAS and CMS experiments at the HL-LHC. Another key point is the implementation of digital potentiometers over which an automated measurement process can be performed by means of the "Shuldo Test Measurement Control Software". This provides the user with an application-friendly environment to automatically adjust the slope and offset of the input voltage within a certain range via the test tool. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30811 U6 - https://doi.org/10.26205/opus-3081 DO - https://doi.org/10.26205/opus-3081 SP - 170 S1 - 170 ER - TY - THES U1 - Master Thesis A1 - Moenikes, Lisette T1 - Transformative Lernprozesse in BNE-Projekten N2 - Das Konzept der Bildung für nachhaltige Entwicklung (BNE)erzielt, Lernende zur aktiven Gestaltung einer ökologisch- wie sozialverträglichen Gesellschaft zu befähigen. Gleichzeitig wird BNE auf-grund der Formulierung subjektiver Kompetenzen und der Missachtung von Wachstumszwängen eine bildungspolitische Steuerung und eine Entpolitisierung von Nachhaltigkeit vorgeworfen. Daran anknüpfend lenkt das Konzept des Transformativen Lernens den Blick auf individuelle Bedeutungsperspektiven mit Bezug zu gesellschaftlichen Alltagsideologien. Mit dem Ziel eines kollektiven Bewusstwerdungsprozesses wird eine anwendungsorientierte partizipative Bildungsarbeit gefordert. Anhand des BNE-Praxisprojektes Kolleg21 in Gelsenkirchen untersucht diese empirische Forschungsarbeit, welche Lernprozesse und Kompetenzentwicklungen non-formale Bildungsprojekte ermöglichen. KW - Sozial-ökologische Transformation KW - Transformatives Lernen KW - Transformative Bildung KW - BNE KW - Gestaltungskompetenz Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31861 U6 - https://doi.org/10.26205/opus-3186 DO - https://doi.org/10.26205/opus-3186 ER - TY - THES U1 - Master Thesis A1 - Fröse, Tobias T1 - Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors N2 - Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und Überwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie dürfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilität zum CAN Standard beizubehalten ist es notwendig mit wesentlich höheren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empfänger entworfen, die dazugehörigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649 U6 - https://doi.org/10.26205/opus-3064 DO - https://doi.org/10.26205/opus-3064 SP - 95 S1 - 95 ER - TY - THES U1 - Master Thesis A1 - Koers, Lars T1 - Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs N2 - This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook. N2 - Diese Arbeit behandelt die Entwicklung von Testumgebungen mit einem Xlinix Zynq SoC zur Messung von Leckströmen sowie der Strahlenqualifizierung von SRAM basierten FPGAs am CERN. Zunächst werden die Effekte von Strahlung sowie deren Wirkung auf elektronische Komponenten erläutert. Anschließend wird eine Einführung in die verwendeten FPGAs gegeben. In der Durchführung wird der Leckstrom des GateMate FPGAs in seinem Einsatzbereich hinsichtlich Temperatur und Core-Spannungen gemessen. Es wird eine Testumgebung mit ähnlichen Verbindungen zwischen Tester und Testgerät verwendet, wie sie später bei Bestrahlungsstudien am CERN Anwendung findet. Der GateMate wird in diesem Setup für die Finalisierung der Strahlenqualifikation vorbereitet, um die spätere Inbetriebnahme am CERN zu beschleunigen. Dazu werden die Tests grundlegend erläutert und die noch ausstehenden im Anschluss durchgeführt. Der Lattice iCE40 UltraLite FPGA wird in einem ersten Applikationstest eingesetzt, um seine Eignung für weitere Tests zur Strahlenqualifikation am CERN zu bestimmen. Die Ergebnisse aller durchgeführten Tests werden ausgewertet und dargestellt. Abschließend wird eine Zusammenfassung mit Ausblick präsentiert. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039 U6 - https://doi.org/10.26205/opus-3803 DO - https://doi.org/10.26205/opus-3803 SP - 136 S1 - 136 ER - TY - THES U1 - Master Thesis A1 - Jung, Richard T1 - Radiation Qualification of the Cologne Chip GateMate A1 FPGA N2 - In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed. Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook. N2 - In dieser Arbeit wird die Strahlungsempfindlichkeit des neuartigen Cologne Chip GateMate A1 FPGA untersucht. Zunächst wurde eine Einführung in Strahlungseffekte und ihre Auswirkungen auf elektronische Komponenten gegeben, gefolgt von einem kurzen Überblick auf aktuelle Strahlungsteststandards. Die üblichen Elemente in FPGAs werden diskutiert, gefolgt von Details über GateMate spezifische Elementen sowie eines Überblicks über den Software-Design-Flow für GateMate FPGA Anwendungen. Im Anschluss wird die Entwicklung eines PCBs für Bestrahlungstests des GateMates detailliert. Vier Komponenten des GateMate wurden während drei Strahlungskampagnen getestet, sowie eine Benchmark-Schaltung, um die Strahlungsempfindlichkeit des GateMate mit anderen am CERN getesteten FPGAs zu vergleichen. Die Testarchitektur besteht aus dem DUT FPGA und einem TESTER FPGA, dessen Aufgabe es ist, Eingaben an das DUT zu liefern und dessen Reaktion aufzuzeichnen. Die für alle Tests entwickelten DUT- und TESTER-Designs werden im Detail diskutiert. Schließlich werden die während der Bestrahlungskampagnen erzielten Ergebnisse vorgestellt, die zeigen, dass der GateMate FPGA ähnliche wie andere FPGAs mit vergleichbarer Prozesstechnologie liefert. Lediglich der Benchmark-Test wurde nicht finalisiert, da Probleme bei der Implementierung die Fertigstellung im vorgegebenen Zeitrahmen verhinderten. Die Arbeit schließt mit einer umfassenden Zusammenfassung und einem Ausblick ab. KW - FPGA KW - Radiation qualification KW - CERN KW - LHC KW - GateMate Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33643 U6 - https://doi.org/10.26205/opus-3364 DO - https://doi.org/10.26205/opus-3364 SP - 118 S1 - 118 ER - TY - THES U1 - Master Thesis A1 - Shi, Yanchen T1 - Power Simulation of a MIPS microAptiv UP Core implemented as a virtual ASIC prototype in a 65nm CMOS technology N2 - This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC) 65 nm CMOS technology. Based on the MIPS instruction set program data is generated and introduced in the simulation by means of initialization files. Before the simulation, technology specific SRAM modules are integrated into theMIPS core. Two different programs are used for power characterization. The first program performs frequent memory accesses by means of load/store word instructions, while the second program is a loop which operates on registers only and mainly increments addresses. The simulation is based on a virtual prototype which is generated by synthesis and place & route including post-layout parasitic extractions. The stimuli for the power extraction is generated via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation on gate-level simulations is avoided by modifying the address-related statements in the execution data path module, which use another form of 2 to 1 multiplexer, setting the output to zero for all input signals even with an initial value of ’x’ without changing the functionality. Finally, the consumed power is provided by reports generated by the power simulation engine. The memory-centric program consumes 35.39mW of internal power using instructions, which is 0.73mW less than the internal power of the register-centric program, and the overall average power is also lower by almost 0.7mW. Y2 - 2022 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32171 U6 - https://doi.org/10.26205/opus-3217 DO - https://doi.org/10.26205/opus-3217 SP - 93 S1 - 93 ER - TY - THES U1 - Master Thesis A1 - Pille, Andreas T1 - Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay für eine Time-of-Flight Anwendung N2 - Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die primäre Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verzögerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Auflösung von 70 Pikosekunden, der als integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberführung der optimierten Schaltung in ein Layout. N2 - Subject of this thesis is the development and optimization of a Time-to-Digital Converter (TDC) for the use in a Time-of-Flight (TOF) application in cooperation with Elmos Semiconductor AG. A previous work of the author serves as a conceptual basis for this thesis. The primary objective of the TDC is the quantification of a time-delay between two input signals. To accomplish this, a Local Passive Interpolation (LPI) TDC with a targeted resolution of 70 ps, realized as an integrated circuit in a 350 nm process technology, is used. The main focus of this thesis is the reduction of measurement errors, the influence of layout effects on the reliability of the TDC and the transfer of the optimized schematics to a layout. Y2 - 2021 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29907 U6 - https://doi.org/10.26205/opus-2990 DO - https://doi.org/10.26205/opus-2990 SP - 82 S1 - 82 ER - TY - THES U1 - Master Thesis A1 - Zorn, Jendrik T1 - Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider N2 - In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch überprüft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN für die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein für Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541 U6 - https://doi.org/10.26205/opus-3054 DO - https://doi.org/10.26205/opus-3054 SP - 86 S1 - 86 ER - TY - THES U1 - Master Thesis A1 - Grimm, David A1 - Wojtok, Andreas J. T1 - Konzeptionierung und Realisierung eines Multiagentensystems am Beispiel des Projektes InMachine N2 - Unternehmen stehen auf Grund von Globalisierung, Konkurrenzdruck und immer schneller agierenden Märkten vor der Herausforderung auf diese Veränderungen flexibel reagieren zu müssen. Unternehmen die sich schnell auf Marktveränderungen einstellen können haben einen Wettbewerbsvorteil der beibehalten werden muss. Beim verarbeitenden Gewerbe resultiert das in einer Optimierung der Produktionsplanung- und Steuerung. Um eine Optimierung der Produktionsplanung- und Steuerung vornehmen zu können muss zunächst Einblick in diese zur Verfügung stehen. Kleinen und mittelständischen Unternehmen (KMUs) sind in der Regel nicht in der Lage die Kosten und Komplexität von Softwarelösungen von Herstellern wie Siemens, Dassault, oder SAP zu handhaben. Aufgrund dessen ist es notwendig Softwarelösungen anzubieten die genau auf das Einsatzszenario in KMUs zugeschnitten sind. Ziel dieser Arbeit ist das Erstellen einer Softwarelösung, um eine Optimierung der Produktionsplanung- und Steuerung zu ermöglichen, durch Einblick und Rückmeldung der Produktionsprozesse. Um dieses Ziel zu erreichen wurden zunächst Anforderungen an das Gesamtsystem gestellt. Diese Anforderungen fließen in das zu erstellende Softwarekonzept ein. Beim Softwarekonzept wurde besonders auf die lose Koppelung der Komponenten und der flexiblen Kommunikation geachtet, dadurch ist es möglich das Softwarekonzept zukunftssicher aufzustellen und das nachträgliche Erweitern der Software zu ermöglichen. Durch die Anforderung an Unternehmen flexibel auf Marktveränderungen reagieren zu können resultiert auch die Anforderung an die eingesetzte Software flexibel auf neue Gegebenheiten angepasst werden zu können. Wird diese Anpassbarkeit bereits beim Softwarekonzept berücksichtigt können Änderungen einfacher, robuster, und zu geringeren Kosten realisiert werden. Nach der Erstellung des Softwarekonzeptes wurde dieses prototypisch Implementiert. Dieses Vorgehen sichert die Qualität und Konsistenz des Softwarekonzeptes ab. Abschließend wird eine Zusammenfassung gegeben, ein Fazit gezogen und ein Ausblick gewährt. N2 - Companies are facing the challenge to adapt their behavior and react on changes initiated through globalization, competitive pressure, and fast changing markets. Companies that are capable of changing their behavior have a competitive advantage and this advantage has to be maintained. In the manufacturing industry this results in optimizing the production planning and scheduling. To enable the possibility to optimize the production planning and scheduling you have to gain insight in the production-process. Small to medium sized companies are not capable of handling the costs and complexity of software-solutions from Siemens, Dassault, or SAP. Because of that, it is necessary to create a tailor-made software-solution that fits exactly the needs of small to medium sized companies. Our goal is to create a software-solution that is capable to support the production planning and scheduling by gaining real-time insight and feedback from the production-processes. To obtain this goal requirements for the software-solution were defined. While creating the software-concept loose coupling and flexible communication were encouraged to create a system that is future proof and easy to extend. Because companies have to be flexible, so has to be the software they are using. If this flexibility is considered while developing the software-concept, it is possible to easily extend the software to low costs. After creating the software-concept it will be implemented as a prototype. This ensures the quality and consistency of the software-concept. Finally a summary, a conclusion, and an outlook will be given. KW - multi-agent system KW - production planning KW - small and medium-sized enterprises KW - sme KW - inMachine KW - Machine-to-Machine-Kommunikation KW - Internet der Dinge KW - Klein- und Mittelbetrieb Y2 - 2017 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21408 U6 - https://doi.org/10.26205/opus-2140 DO - https://doi.org/10.26205/opus-2140 SP - 110 S1 - 110 ER -