TY  - THES
U1  - Master Thesis
A1  - Koers, Lars
T1  - Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs
N2  - This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used.
The GateMate FPGAs leakage current is measured in its application area with respect
to temperature and core voltages. A comparable testing environment is used from the
tester to the tested device, as it will later be used at CERN. The GateMate is being
prepared in this setup for the finalization of radiation qualification at CERN, to be
transferred later. For this purpose, the basic tests are explained and the outstanding
tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial
application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.
N2  - Diese Arbeit behandelt die Entwicklung von Testumgebungen mit einem Xlinix Zynq
SoC zur Messung von Leckströmen sowie der Strahlenqualifizierung von SRAM basierten
FPGAs am CERN. Zunächst werden die Effekte von Strahlung sowie deren Wirkung auf
elektronische Komponenten erläutert. Anschließend wird eine Einführung in die verwendeten FPGAs gegeben. In der Durchführung wird der Leckstrom des GateMate FPGAs
in seinem Einsatzbereich hinsichtlich Temperatur und Core-Spannungen gemessen. Es
wird eine Testumgebung mit ähnlichen Verbindungen zwischen Tester und Testgerät
verwendet, wie sie später bei Bestrahlungsstudien am CERN Anwendung findet. Der
GateMate wird in diesem Setup für die Finalisierung der Strahlenqualifikation vorbereitet, um die spätere Inbetriebnahme am CERN zu beschleunigen. Dazu werden die Tests grundlegend erläutert und die noch ausstehenden im Anschluss durchgeführt. Der Lattice iCE40 UltraLite FPGA wird in einem ersten Applikationstest eingesetzt, um seine
Eignung für weitere Tests zur Strahlenqualifikation am CERN zu bestimmen. Die Ergebnisse aller durchgeführten Tests werden ausgewertet und dargestellt. Abschließend wird
eine Zusammenfassung mit Ausblick präsentiert.
Y2  - 2024
UN  - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039
U6  - https://doi.org/10.26205/opus-3803
DO  - https://doi.org/10.26205/opus-3803
SP  - 136
S1  - 136
ER  - 
TY  - CHAP
U1  - Buchbeitrag
A1  - Höttger, Robert
A1  - Igel, Burkhard
A1  - Spinczyk, Olaf
T1  - On reducing busy waiting in AUTOSAR via task-release-delta-based runnable reordering
T2  - Proceedings of the 2017 Design, Automation & Tes in Europe (DATE) : 27-31 March 2017, Swisstech, Lausanne, Switzerland
Y1  - 2017
SP  - 1510
EP  - 1515
PB  - IEEE
CY  - Piscataway, NJ
ER  -