TY - THES U1 - Bachelor Thesis A1 - Noss, Julian T1 - Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung N2 - In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Dafür werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur Überprüfung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgeführt und der Ausgang über einen DAC mit einem Oszilloskop gemessen. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984 U6 - https://doi.org/10.26205/opus-3798 DO - https://doi.org/10.26205/opus-3798 SP - 82 S1 - 82 ER - TY - THES U1 - Bachelor Thesis A1 - Thabti, Amine T1 - Entwicklung eines synchronen stromgeführten DC/DC-Abwärtswandlers für eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A N2 - Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abwärtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse über seine Leistungsfähigkeit, Stabilität und Zuverlässigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerstände sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gewünschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen. Die Durchführung von AC-Analysen, insbesondere im Bode-Diagramm, ermöglicht eine genaue Abschätzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor für die Stabilität des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf Änderungen reagieren kann, ohne in instabile Zustände zu geraten. Ein stabiler Regelkreis ist für eine zuverlässige Leistung und eine effektive Regelung unerlässlich. Insgesamt verdeutlicht die Analyse des Abwärtswandlers als Teil eines Regelkreises die komplexen Zusammenhänge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilität. Durch eine sorgfältige Abstimmung und Optimierung dieser Parameter können robuste und zuverlässige Stromversorgungslösungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden. Darüber hinaus bietet die stromgeführte Regelung im Vergleich zur spannungsgeführten Regelung mehrere Vorteile. Sie ermöglicht eine verbesserte Stabilität, eine bessere Dynamik und eine geringere Empfindlichkeit gegenüber Laständerungen. In einigen Anwendungen kann die stromgeführte Regelung auch einfacher zu implementieren sein. Y2 - 2024 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38065 U6 - https://doi.org/10.26205/opus-3806 DO - https://doi.org/10.26205/opus-3806 SP - 65 S1 - 65 ER - TY - BOOK U1 - Buch A1 - Beenken, Matthias A1 - Bornhorn, Hubert A1 - Linnenbrink, Lukas A1 - Mörchel, Jens T1 - Nachhaltigkeit und Versicherungen aus Kundensicht BT - Studie Y1 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33364 U6 - https://doi.org/10.26205/opus-3336 DO - https://doi.org/10.26205/opus-3336 SP - 120 S1 - 120 PB - Fachhochschule Dortmund, Fachbereich Wirtschaft, Forschungs- stelle Risikomanagement, Versicherungsregulierung und Vertrieb CY - Dortmund ER - TY - BOOK U1 - Buch A1 - Hartmann, Anja T1 - Zusammenleben in Gemeinschaft und Gesellschaft BT - eine soziologische Einführung Y1 - 2023 SN - 978-3-17-038500-9 SB - 978-3-17-038500-9 SP - 202 S1 - 202 PB - Verlag W. Kohlhammer CY - Stuttgart ER - TY - THES U1 - Bachelor Thesis A1 - Eroglu, Oguz T1 - Entwurf von Leiterplatten für die Versorgung und Auslesung eines optischen Winkelgebers N2 - Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer für die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde überarbeitet und es wurden zwei Auslesekanäle der Poldi Platine implementiert und getestet. Für die Ausgänge der Spannungsversorgung auf der ersten Platine werden Terminalblöcke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekanälen des Poldi- Sensors können damit verbunden werden, um versorgt zu werden. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527 U6 - https://doi.org/10.26205/opus-3352 DO - https://doi.org/10.26205/opus-3352 SP - 66 S1 - 66 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Mennenöh, Hartwig T1 - Eine neue Interpretation und elementare Abschätzung für den Internen Zinsfuß N2 - In diesem Beitrag werden im ersten Teil eine neue Definition und damit zugleich auch eine neue Interpretation des Internen Zinsfußes vorgestellt. Ausgehend von dieser neuartigen Basis wird im zweiten Teil eine neue, elementare Schätzgleichung für den konkreten Zahlenwert des internen Zinsfußes hergeleitet. N2 - A new Interpretation and an elementary Estimation of the Internal Rate of Return This paper solves two practical problems in applying the Internal Rate of Return (IRR). Firstly, a new, very transparent definition for the first time enables a clear, intuitive understanding of the IRR. Secondly, a new elementary estimation formula for the first time avoids the great iterative computational effort in determining the numerical value of the IRR. KW - Interner Zinsfuß KW - Interpretation KW - Abschätzung KW - Berechnung Y1 - 2023 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407 SP - 22 S1 - 22 ER - TY - THES U1 - Master Thesis A1 - Salkovic, Edis T1 - Entwicklung eines Mixed-Signal-Frontends für die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich N2 - Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine bestückt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx bestückt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die für die Ansteuerung der ADCs und DACs verwendet werden können. Die Aufgabe dieser Masterthesis besteht darin die Software für den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden können. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gelöst werden, sodass alle gewünschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde überarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert. KW - frontend KW - spi KW - xilinx KW - vitis KW - vivado Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597 U6 - https://doi.org/10.26205/opus-3359 DO - https://doi.org/10.26205/opus-3359 SP - 109 S1 - 109 ER - TY - THES U1 - Master Thesis A1 - Christiani, Stanislav T1 - Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie N2 - In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen. N2 - In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33610 U6 - https://doi.org/10.26205/opus-3361 DO - https://doi.org/10.26205/opus-3361 SP - 80 S1 - 80 ER - TY - THES U1 - Bachelor Thesis A1 - Kobyaoglu, Ferhan T1 - Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Transimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung N2 - Diese Bachelorthesis beschreibt die Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Tranzimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung. Dazu wurde zunächst für den Testchip, auf dem sich die verschiedenen Dioden mit unterschiedlichen Polarisationsfiltern und der Transimpedanzverstärker befinden, eine passende Leiterplatte mittels Altium Designer entworfen. Mithilfe dieser Leiterplatte konnten Messungen durchgeführt werden, um festzustellen, ob diese Technologie für die Verwendung als optischer Winkelsensor geeignet ist. N2 - This bachelor thesis describes the characterization of integrated diodes with linear polarization filters and a transimpedance amplifier in a 65nm CMOS technology for use in optical angle measurement. A suitable PCB was first designed using Altium Designer for the test chip containing the various diodes with different polarization filters and the transimpedance amplifier. Using this PCB, measurements could be made to determine whether this technology is suitable for use as an optical angle sensor. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33545 U6 - https://doi.org/10.26205/opus-3354 DO - https://doi.org/10.26205/opus-3354 SP - 133 S1 - 133 ER - TY - THES U1 - Master Thesis A1 - Christiani, Stanislav T1 - Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie N2 - Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abwärtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivität und Kapazität des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die Übertragungsfunktion des 3-Level-Abwärtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die Übertragungsfunktion des PID-Kompensators wird ausführlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abwärtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso“ zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V für einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht überschreiten und die Schaltfrequenz soll bei 4 MHz liegen. N2 - In this thesis, an analysis of a 3-level buck converter under ideal and real conditions is presented. Under ideal conditions, the duty cycle, the inductance and capacitance of the LC element, the current ripple, the output voltage ripple, the voltage and voltage ripple on the flying capacitor, and the loop-gain function of the 3-level buck converter are discussed and derived. Under real operations, the implementation of the flying capacitor and the timing mismatch between the two switching signals are discussed. The loop-gain function of the PID compensator is described and derived in detail. The aim of this work is to develop a 3-level buck converter in a 180nm CMOS technology with "Cadence Virtuoso" software and to analyze it by simulations. With an input voltage of 3 V, the converter provides an output voltage of 1 V DC for a maximum load current of 400 mA. The ripple of the output voltage must not exceed 10 mV. The switching frequency is 4 MHz. Y2 - 2023 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33576 UR - https://opus.bsz-bw.de/fhdo/frontdoor/index/index/searchtype/latest/docId/3361/start/0/rows/10 U6 - https://doi.org/10.26205/opus-3357 DO - https://doi.org/10.26205/opus-3357 N1 - Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 SP - 80 S1 - 80 ER -