TY - THES U1 - Bachelor Thesis A1 - Wenske, Florian T1 - Entwurf und Validierung eines diskreten Infrarot LEDTreibers für die Charakterisierung von ToF-Kameras N2 - Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung für ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage für die genauere Prüfung der Einflussfaktoren zu erhalten. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609 U6 - https://doi.org/10.26205/opus-3060 DO - https://doi.org/10.26205/opus-3060 SP - 68 S1 - 68 ER - TY - BOOK U1 - Buch T1 - maed - master editorial design 2021 BT - über den Diskurs von Freiheit und Verantwortung in der Gestaltung und die Frage, wie Autorschaft mit der Visualisierung von abstrakten Zusammenhängen verwoben ist. Y1 - 2020 SN - 9783862068500 SB - 9783862068500 SP - 128 S1 - 128 PB - Verlag Kettler CY - Dortmund ER - TY - THES U1 - Bachelor Thesis A1 - Tijani, Sofiene T1 - VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus N2 - Im Rahmen dieser Arbeit werden digitale Schaltungen für die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese für die Entwicklung eines kompakten Winkelsensors benötigt werden, wird für die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. Für die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard überprüft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung über einen weiten Arbeitsbereich verifiziert. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974 U6 - https://doi.org/10.26205/opus-2997 DO - https://doi.org/10.26205/opus-2997 SP - 61 S1 - 61 ER - TY - THES U1 - Master Thesis A1 - Brünger, Fabian T1 - Integration eines Hardwarebeschleunigers für Maschinelles Lernen in einen RISC-V RV32IM Prozessor über Memory-Mapped Register N2 - Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgeführt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger für Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Stränge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der für die RTL Simulation, für die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgeführt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstränge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden. Y2 - 2020 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988 U6 - https://doi.org/10.26205/opus-2998 DO - https://doi.org/10.26205/opus-2998 SP - 150 S1 - 150 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Albus, Rolf A1 - Görner, Klaus A1 - Hunecke, Marcel A1 - Wenzel, Maren A1 - Nies, Martina T1 - Klimaschutz durch Mikro-KWK-Anlagen in Haushalten JF - HLH Lüftung, Klima, Heizung, Sanitär, Gebäudetechnik Y1 - 2020 SN - 1436-5103 SS - 1436-5103 VL - 71 (2020) IS - 1 SP - 37 EP - 41 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Kotthaus, Jochem T1 - Der Zaun als Zeichen und Symbol BT - zur Phänomenologie raumkonstituierender Elemente in herrschaftstheoretischer Perspektive JF - Zeitschrift für Soziologie Y1 - 2020 SN - 0340-1804 SS - 0340-1804 VL - 49 (2020) IS - 2-3 SP - 111 EP - 124 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Naglo, Kristian A1 - Brandt, Christian A1 - Kotthaus, Jochem T1 - Facetten des Amateurfußballs JF - Zeitschrift für Fußball und Gesellschaft Y1 - 2020 SN - 2568-0420 SS - 2568-0420 VL - 2 (2020) IS - 1 SP - 3 EP - 4 ER - TY - CHAP U1 - Buchbeitrag A1 - Kotthaus, Jochem T1 - Professionelle Hilfe als Objektivierungsarbeit BT - Überlegungen zur Logik der Sozialarbeit in wissenssoziologischer Perspektive T2 - Kritik der Hermeneutischen Wissenssoziologie Y1 - 2020 SP - 339 EP - 350 PB - Beltz Juventa CY - Weinheim; Basel ER - TY - JFULL U1 - Zeitschrift (Einzelnes Zeitschriftenheft) ED - Brandt, Christian ED - Kotthaus, Jochem ED - Naglo, Kristian T1 - Amateurfußball - Fußball der Amateur_innen T2 - Zeitschrift für Fußball und Gesellschaft Y1 - 2020 SN - 2568-0420 SS - 2568-0420 VL - 2 (2020) IS - 1 SP - 170 S1 - 170 PB - Verlag Barbara Budrich CY - Leverkusen ER - TY - CHAP U1 - Buchbeitrag A1 - Boecker, Michael T1 - Behinderung im Globalen Süden T2 - Behinderung : kulturwissenschaftliches Handbuch Y1 - 2020 SP - 187 EP - 190 PB - J. B. Metzler CY - Berlin ER -