TY - RPRT U1 - Forschungsbericht T1 - "Messendes Endoskop" BT - die optische Vermessung bei minimal-invasiven chirurgischen Eingriffen, am Beispiel der Endometriose N2 - Forschungsbericht Projektleitung: Jörg Thiem Wiss. Mitarbeit: Dennis Schuldt Stud. Mitarbeit: Carsten Lenz, Fatih Tanriverdi, Semir Mustedanagic Kooperationspartner: Marienkrankenhaus Schwerte, Frauenklinik Förderung: Hochschulinterne Forschungsförderung Y2 - 2017 U6 - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-18254 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-18254 SP - 5 S1 - 5 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Gräßer, Felix A1 - Tesch, Falko A1 - Schmitt, Jochen A1 - Abraham, Susanne A1 - Malberg, Hagen A1 - Zaunseder, Sebastian T1 - A pharmaceutical therapy recommender system enabling shared decision-making JF - User Modeling and User-Adapted Interaction Y1 - 2021 SN - 0924-1868 SS - 0924-1868 VL - 2021 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Gräßer, Felix A1 - Tesch, Falko A1 - Schmitt, Jochen A1 - Abraham, Susanne A1 - Malberg, Hagen A1 - Zaunseder, Sebastian T1 - A pharmaceutical therapy recommender system enabling shared decision-making JF - User Modeling and User-Adapted Interaction Y1 - 2021 SN - 0924-1868 SS - 0924-1868 ER - TY - JOUR U1 - Zeitschriftenartikel, wissenschaftlich - begutachtet (reviewed) A1 - Woyczyk, Alexander A1 - Fleischhauer, Vincent A1 - Zaunseder, Sebastian T1 - Adaptive Gaussian mixture model driven level set segmentation for remote pulse rate detection JF - IEEE Journal of Biomedical and Health Informatics Y1 - 2021 SN - 2168-2194 SS - 2168-2194 VL - 25 (2021) IS - 5 SP - 1361 EP - 1372 ER - TY - THES U1 - Master Thesis A1 - Rizwan, Ahmad T1 - Analog and Digital CMOS Circuit Design for the Control System of ATLAS Pixel Detector N2 - This Master thesis is part of an effort to implement the planned upgrade High- Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The ATLAS Pixel Detector which is installed at the LHC is also getting among others a new detector control system (DCS) update. Each module in the Detector Control System will have an integrated DCS chip which includes on-chip shunt and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In this master thesis, Shunt and Linear regulators are explained and simulated using the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based Power-On-Reset (POR) circuit is explained and designed in detail. The design of the POR includes an implementation with CMOS instead of diodes or bipolar transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally, a layout was developed for fabrication. The DCS system needs DCS bridge controllers which include a Controller Area Network (CAN) node and a modified I2C master node. For this purpose CAN and CANopen standards are explained in detail for implementation. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30554 U6 - https://doi.org/10.26205/opus-3055 DO - https://doi.org/10.26205/opus-3055 SP - 114 S1 - 114 ER - TY - BOOK U1 - Buch A1 - Gustrau, Frank T1 - Angewandte Feldtheorie BT - Eine praxisnahe Einführung in die Theorie elektromagnetischer Felder Y1 - 2018 SN - 978-3-446-45671-6 SB - 978-3-446-45671-6 SP - 280 S1 - 280 PB - Fachbuchverlag Leipzig im Carl Hanser Verlag CY - München ER - TY - THES U1 - Master Thesis A1 - Reiners, Jan-Morten T1 - Charakterisierung und Analyse vom Reverse and Forward Body Biasing als Durchsatz- und Leistungsoptimierungstechnik für Multi-Core Mikrocontroller N2 - Diese Masterthesis beschäftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zunächst die Beweggründe sowie die nötigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuführen. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalität. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C#), die Erarbeitung von Test Spezifikationen sowie die Durchführung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zukünftige Entwicklungen in diesem Bereich bewertet. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30571 U6 - https://doi.org/10.26205/opus-3057 DO - https://doi.org/10.26205/opus-3057 SP - 85 S1 - 85 ER - TY - BOOK U1 - Buch A1 - Gustrau, Frank T1 - Electromagnetic Design BT - Theorie und Simulation elektromagnetischer Felder Y1 - 2023 SN - 978-3-446-47418-5 SB - 978-3-446-47418-5 SP - 330 S1 - 330 PB - Hanser CY - München ER - TY - THES U1 - Master Thesis A1 - Achtelik, Raphael T1 - Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung N2 - In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erläutert und die Instabilität der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilität nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszustände. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine. Y2 - 2019 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681 U6 - https://doi.org/10.26205/opus-3068 DO - https://doi.org/10.26205/opus-3068 SP - 58 S1 - 58 ER - TY - THES U1 - Master Thesis A1 - Krause, Matthias T1 - Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Auflösung für eine Time-of-Flight Anwendung in 350 nm CMOS Technologie N2 - In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters, mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur, auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet werden. Y2 - 2018 UN - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30496 U6 - https://doi.org/10.26205/opus-3049 DO - https://doi.org/10.26205/opus-3049 SP - 107 S1 - 107 ER -