TY  - THES
U1  - Master Thesis
A1  - Krause, Matthias
T1  - Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Auflösung für eine Time-of-Flight Anwendung in 350 nm CMOS Technologie
N2  - In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Auflösung, also
einer höheren Auflösung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters,
mithilfe verschiedener Ansätze, wie dem Vernier TDC oder dem Local Passive Interpolation
TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit
der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit
auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur,
auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen
die vorherrschende Quelle für Ungenauigkeiten in der Auflösung des TDC. Die Auflösung
kann mithilfe der differentialen und integralen Nichtlinearität beschrieben und ausgewertet
werden.
Y2  - 2018
UN  - https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30496
U6  - https://doi.org/10.26205/opus-3049
DO  - https://doi.org/10.26205/opus-3049
SP  - 107
S1  - 107
ER  -