@phdthesis{Achtelik2019,
  type      = {Master Thesis},
  author    = {Achtelik, Raphael},
  title     = {Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung},
  doi       = {10.26205/opus-3068},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681},
  pages     = {58},
  year      = {2019},
  abstract  = {In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erl{\"a}utert und die Instabilit{\"a}t der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilit{\"a}t nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszust{\"a}nde. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine.},
  language  = {de}
}
@phdthesis{Bouroumiya2021,
  type      = {Master Thesis},
  author    = {Bouroumiya, Reda},
  title     = {Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators f{\"u}r eine CAN Bittiming Einheit in 65nm CMOS Technologie},
  doi       = {10.26205/opus-3071},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30711},
  pages     = {122},
  year      = {2021},
  abstract  = {Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung f{\"u}r den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulsz{\"a}hler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten k{\"o}nnen miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und ver{\"a}ndert die Stellgr{\"o}ße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gew{\"a}hrleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichten{\"u}bertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gew{\"a}hlten Regler-Parametern.},
  language  = {de}
}
@phdthesis{Led{\"u}c2021,
  type      = {Master Thesis},
  author    = {Led{\"u}c, Philipp},
  title     = {Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schl{\"u}sseltechnologie zur Vernetzung digitaler Systeme und k{\"u}nstlicher Intelligenz},
  doi       = {10.26205/opus-3076},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30760},
  pages     = {199},
  year      = {2021},
  abstract  = {In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core f{\"u}r die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardware{\"u}begreifenden Systemen der K{\"u}nstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeing{\"u}ltiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzusch{\"a}tzen und wenn m{\"o}glich zu verringern.},
  language  = {de}
}
@phdthesis{Pille2021,
  type      = {Master Thesis},
  author    = {Pille, Andreas},
  title     = {Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay f{\"u}r eine Time-of-Flight Anwendung},
  doi       = {10.26205/opus-2990},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29907},
  pages     = {82},
  year      = {2021},
  abstract  = {Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die prim{\"a}re Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verz{\"o}gerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Aufl{\"o}sung von 70 Pikosekunden, der als integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberf{\"u}hrung der optimierten Schaltung in ein Layout.},
  language  = {de}
}
@phdthesis{Br{\"u}nger2020,
  type      = {Master Thesis},
  author    = {Br{\"u}nger, Fabian},
  title     = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register},
  doi       = {10.26205/opus-2998},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988},
  pages     = {150},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.},
  language  = {de}
}
@phdthesis{Krause2018,
  type      = {Master Thesis},
  author    = {Krause, Matthias},
  title     = {Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Aufl{\"o}sung f{\"u}r eine Time-of-Flight Anwendung in 350 nm CMOS Technologie},
  doi       = {10.26205/opus-3049},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30496},
  pages     = {107},
  year      = {2018},
  abstract  = {In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Aufl{\"o}sung, also einer h{\"o}heren Aufl{\"o}sung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters, mithilfe verschiedener Ans{\"a}tze, wie dem Vernier TDC oder dem Local Passive Interpolation TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur, auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen die vorherrschende Quelle f{\"u}r Ungenauigkeiten in der Aufl{\"o}sung des TDC. Die Aufl{\"o}sung kann mithilfe der differentialen und integralen Nichtlinearit{\"a}t beschrieben und ausgewertet werden.},
  language  = {de}
}
@phdthesis{Lippold2018,
  type      = {Master Thesis},
  author    = {Lippold, Markus},
  title     = {Entwurf einer Delay-Locked Loop f{\"u}r die Nutzung als Time-to- Digital Converter in einer Time-of-Flight Anwendung in 350nm CMOS Technologie},
  doi       = {10.26205/opus-3050},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30508},
  pages     = {120},
  year      = {2018},
  abstract  = {Im Rahmen dieser Masterthesis wird eine Delay-Locked Loop von einem idealen Aufbau {\"u}ber Verilog-A Modellen bis hin zur realen Umsetzung entworfen. Diese Delay-Locked Loop (DLL) wird f{\"u}r die Nutzung in einem Time-to-Digital Converter (TDC) mit Local-Passiv-Interpolation, entwickelt. Mit Hilfe des TDC soll eine Verz{\"o}gerungszeit bei einer Time-of-Flight Anwendung ermittelt werden. Hauptbestandteil dieser Arbeit ist es, eine Charge Pump zu implementieren, welche eine geringe Auswirkung auf die Phasenverschiebung der Regelschleife aufgrund von parasit{\"a}ren Eigenschaften im Schaltmoment aufweist. Zudem wird f{\"u}r die Stromregelung innerhalb der Charge Pump ein pr{\"a}ziser Transkonduktanzverst{\"a}rker (OTA) mit einem hohen Eingangsspannungsbereich implementiert. F{\"u}r die Entkopplung der Verz{\"o}gerungskette als Last von der Filterspannung wird ein Low-Dropout Spannungsregler (LDO) entwickelt. Im Verlauf der Arbeit hat sich gezeigt, dass eine Charge Pump, aufgebaut mit einem differentiellen Stromzweig, aufgrund des konstant fließenden Stroms die geringsten parasit{\"a}ren Einfl{\"u}sse aufweist. Innerhalb dieser Charge Pump wird ein gefalteter Transkonduktanzverst{\"a}rker als Spannungsfolger genutzt, um das Potential in den Zweigen der differentiellen Stufe aneinander anzugleichen und somit die Einfl{\"u}sse im Schaltmoment zu verringern. Zus{\"a}tzlich erfolgt {\"u}ber diesen Verst{\"a}rker eine exakte Stromanpassung der UP- und DOWN-Str{\"o}me. F{\"u}r die Umsetzung der Verz{\"o}gerungskette wird das Rauschverhalten verschiedener CMOSInverter bez{\"u}glich Phasenrauschen und Jitter simuliert. Aufgrund dieser Simulationen ist der differentielle Inverter mit NMOS-Kreuzkopplung f{\"u}r die Umsetzung der Delay-Line ausgew{\"a}hlt worden. Die real aufgebaute Delay-Locked Loop wird nach der Spezifikation f{\"u}r Automobilanwendungen in einem Temperaturbereich von -50°C bis 120°C simuliert. Zus{\"a}tzlich werden globale und lokale prozessbedingte Variation ber{\"u}cksichtigt. Bei dieser Simulation stellt sich eine maximale Phasenverschiebung zur Referenzperiodendauer von 218 ps ein. Dies entspricht bei einer Referenzfrequenz von 25 MHz einer Abweichung von ca. 0,5 \% und f{\"u}hrt zu einem Messfehler der Delay-Locked Loop von 3 cm. Somit k{\"o}nnte im schlechtesten Fall ein Objekt von der ToF-Kamera mit einem Fehler von 3 cm detektiert werden.},
  language  = {de}
}
@phdthesis{H{\"o}gerle2021,
  type      = {Master Thesis},
  author    = {H{\"o}gerle, Florian},
  title     = {Auswirkungen der Industrialisierung auf die Klanglandschaft des Ruhrgebiets (1871 bis 1914) und deren mediale Darstellung},
  doi       = {10.26205/opus-2960},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29609},
  pages     = {74},
  year      = {2021},
  abstract  = {Das Ziel der vorliegenden Masterarbeit ist es, die wichtigsten Kl{\"a}nge der Zeit der Industrialisierung im Ruhrgebiet herauszufinden und diese in den historischen Kontext einzuordnen. Hierzu werden Berichte aus verschiedenen Quellen (Historie, Wirtschaft und Sozialkunde) herangezogen, um das Thema von verschieden Blickpunkten zu analysieren. Die wichtigsten Ergebnisse dieser Arbeit sind die starken Wahrnehmungsunterschiede von L{\"a}rm zwischen verschiedenen sozialen Schichten, die Identifizierung von Transportmitteln als wesentliche Ver{\"a}nderung der Klanglandschaft und die Abgrenzung der Industrieger{\"a}usche von den Ger{\"a}uschen der Stadt. Weiterhin wird die Klanglandschaft des Ruhrgebiets in ausgew{\"a}hlten Filmen der Neuzeit untersucht und auf T{\"o}ne hingewiesen, die das Ruhrgebiet auditiv als einzigartig darstellen.},
  language  = {de}
}
@phdthesis{Stecker2021,
  type      = {Master Thesis},
  author    = {Stecker, Lucie},
  title     = {Die Bedeutung der K{\"u}nstlichen Intelligenz zur Erreichung der UN-Nachhaltigkeitsziele},
  doi       = {10.26205/opus-3183},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31831},
  pages     = {140},
  year      = {2021},
  abstract  = {Climate change related issues have increasingly gained attention of those in the field of science, business and politics. In addition to that, the United Nations (UN) has sustainable development on its agenda and is looking for innovative ways to achieve it. Great potential is seen in the complex technology of artificial intelligence (AI). AI is progressively causing changes in all areas of life such as traffic, com-munication, work and health. The aim of this master's thesis is to investigate, whe-ther or not, AI applications can have a positive effect on the achievement of the first five Sustainable Development Goals (SDGs) of the UN's Agenda 2030 concerning poverty, hunger, health, education and genderequality. Therefore the theoretical fundamentals of AI and the concept of sustainable development are clarified. Also a connection between the two subject areas is drawn. Based on existing AI applica-tions in the field of sustainability and previous research, that links AI and sustaina-bility, the discussion reveals to which extent positive and negative effects can be shown by using the technology for achieving the five SDGs. The results indicate that AI offers opportunities to lead society in the direction of future sustainability within planetary boundaries; however, unexpected negative consequences must be taken into account. International legal frameworks can counteract the risks of using the intelligent technologies. The orientation towards economic growth, which is also reflected in the use of AI, has prevented a sustainable orientation up to now.},
  language  = {de}
}
@phdthesis{Nguyen2021,
  type      = {Master Thesis},
  author    = {Nguyen, Michael},
  title     = {Die immersive Klangwelt - Das Kino als Ort zwischen Realit{\"a}t und Abstraktion},
  doi       = {10.26205/opus-3184},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31843},
  pages     = {252},
  year      = {2021},
  abstract  = {Virtual Reality, Games und immersive Medien sind zurzeit in aller Munde. {\"U}berall liest man von Schlagw{\"o}rtern wie 3D, Immersion oder Spatial-Audio - zum einen in meist stark auf Technik fokussierten Artikeln, zum anderen fast ausschließlich bezogen auf Games und Virtual Reality (VR). Gleichzeitig findet eine gegenl{\"a}ufige Entwicklung statt, indem Filme vermehrt auf Smartphones und Tablets konsumiert und Big-Budget-Produktionen statt im Kino auf Streaming-Plattformen ver{\"o}ffentlicht werden. In diesem Spannungsfeld m{\"o}chte ich einen Schritt zur{\"u}ckgehen und den klassischen Film betrachten. Wie schafft er es seit seinem Bestehen, den Zuschauer in das Geschehen zu involvieren? Was kann er von den aktuellen Entwicklungen {\"u}bernehmen oder ist das Medium in der aktuellen Form ein Auslaufmodell? Mit Blick auf das Sounddesign untersuche ich, wie immersive Wirkungen im Film entstehen und warum Kl{\"a}nge im Allgemeinen immersive Eigenschaften besitzen. Dazu f{\"u}hre ich im ersten Kapitel in das un{\"u}bersichtliche Themenfeld der medialen Immersion ein. Im zweiten Kapitel erarbeitete ich mein Komponentenmodell der klanglichen Immersion (KMKI), ein Analysemodell, mit dem sich immersive Wirkungen im Film untersuchen lassen. Dieses wende ich an diversen Filmbeispielen praktisch an und schaffe außerdem ein theoretisches Fundament, damit das Modell offen f{\"u}r zuk{\"u}nftige Erweiterungen bleibt. Abschließend fasse ich im dritten Kapitel die Ergebnisse der Arbeit zusammen und erkl{\"a}re anhand meiner praktischen Masterarbeit totalSense meine eigene Herangehensweise, um eine immersive H{\"o}rerfahrung zu schaffen.},
  language  = {de}
}