@phdthesis{Ben Hamouda2022,
  type      = {Bachelor Thesis},
  author    = {Ben Hamouda, Omar},
  title     = {Konfiguration eines STM32-Mikrocontrollers als ein-stellbare Referenzspannungsquelle mit SCPI-Schnittstelle},
  doi       = {10.26205/opus-3289},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32890},
  pages     = {73},
  year      = {2022},
  abstract  = {Konfiguration eines STM32-Mikrocontrollers als einstellbare Referenzspannungsquelle mit SCPI-Schnittstelle},
  language  = {de}
}
@phdthesis{Gasmi2022,
  type      = {Bachelor Thesis},
  author    = {Gasmi, Amine},
  title     = {Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator},
  doi       = {10.26205/opus-3282},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32825},
  pages     = {29},
  year      = {2022},
  abstract  = {Die Bachelorthesis besch{\"a}ftigt sich mit dem Entwurf eines Tiefsetzstellers in einer 180nm CMOS Technologie. Der Fokus liegt auf der Umsetzung einer Regelung, die auf einem Hysterese Verfahren beruht und daf{\"u}r sorgt, dass der Tiefsetzsteller die erforderliche Ausgangsspannung unabh{\"a}ngig von St{\"o}rparametern erreicht. Zwei verschiedene Verfahren, die auf einer Welligkeitsinjektionstechnik beruhen, werden vorgestellt und untersucht. Der Tiefsetzsteller wird f{\"u}r eine gegebene Spezifikation ausgelegt und es werden beide Ans{\"a}tze der Hysterese-Regelung umgesetzt und mit Hilfe der Simulationsresultate verifiziert},
  language  = {de}
}
@phdthesis{M{\"u}ller-Baumgart2022,
  type      = {Bachelor Thesis},
  author    = {M{\"u}ller-Baumgart, Antonia},
  title     = {Estimation of fuel consumption of pleasure vessels based on environmental data models},
  doi       = {10.26205/opus-3198},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31988},
  pages     = {130},
  year      = {2022},
  language  = {en}
}
@techreport{TemplinStreblow-PoserFeldmann2021,
  author    = {Templin, Daniela and Streblow-Poser, Claudia and Feldmann, Jonas},
  title     = {Wirtschaft als Alternative - Zum Umgang mit Multioptionalit{\"a}t in Studienentscheidungen. Abschlussbericht zum Projekt „Diversit{\"a}t und Bildung" (Projektphase II: Wirtschaft)},
  organization    = {Fachhochschule Dortmund},
  doi       = {10.26205/opus-3253},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32531},
  pages     = {57},
  year      = {2021},
  abstract  = {Im Projekt "Diversit{\"a}t und Bildung" wurden die handlungsleitenden Orientierungen von Studierenden exploriert, welche der Studienwahl und dem Studierverhalten zugrunde liegen. Am Beispiel des Fachbereichs Wirtschaft konnten insgesamt f{\"u}nf handlungsleitende Orientierungen herausgearbeitet und typologisch unterschieden werden. Anders als in der ersten Projektphase wurden diese f{\"u}nf Typen anhand der hermeneutischen Analyse von Interviews mit Lehrenden in Bezug auf die Relationen von Selbst- und Fremdwahrnehmungen betrachtet.},
  language  = {de}
}
@phdthesis{Shi2022,
  type      = {Master Thesis},
  author    = {Shi, Yanchen},
  title     = {Power Simulation of a MIPS microAptiv UP Core implemented as a virtual ASIC prototype in a 65nm CMOS technology},
  doi       = {10.26205/opus-3217},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32171},
  pages     = {93},
  year      = {2022},
  abstract  = {This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC) 65 nm CMOS technology. Based on the MIPS instruction set program data is generated and introduced in the simulation by means of initialization files. Before the simulation, technology specific SRAM modules are integrated into theMIPS core. Two different programs are used for power characterization. The first program performs frequent memory accesses by means of load/store word instructions, while the second program is a loop which operates on registers only and mainly increments addresses. The simulation is based on a virtual prototype which is generated by synthesis and place \& route including post-layout parasitic extractions. The stimuli for the power extraction is generated via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation on gate-level simulations is avoided by modifying the address-related statements in the execution data path module, which use another form of 2 to 1 multiplexer, setting the output to zero for all input signals even with an initial value of 'x' without changing the functionality. Finally, the consumed power is provided by reports generated by the power simulation engine. The memory-centric program consumes 35.39mW of internal power using instructions, which is 0.73mW less than the internal power of the register-centric program, and the overall average power is also lower by almost 0.7mW.},
  language  = {en}
}
@phdthesis{Yigit2022,
  type      = {Bachelor Thesis},
  author    = {Yigit, Alperen},
  title     = {Temperaturstabile Bandgap-Spannungsreferenz mit stabilisiertem Differenzverst{\"a}rker mit einer Referenzspannung von 1,2 V f{\"u}r die Verwendung in einem synchronen Buck-Konverter},
  doi       = {10.26205/opus-3196},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31969},
  pages     = {79},
  year      = {2022},
  abstract  = {In dieser Arbeit wird eine temperaturstabile Bandgap-Spannungsreferenzschaltung (dt. Bandabstandsreferenz) mit stabilisiertem Differenzverst{\"a}rker f{\"u}r einen synchronen Buck-Konverter (dt. Abw{\"a}rtswandler) entwickelt, welcher eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt. Die Bandgap-Spannungsreferenzschaltung ist eine von vielen ben{\"o}tigten Komponenten des synchronen Buck-Konverters, welche im Rahmen dieser Arbeit entwickelt wurde und in die Schaltung des Buck-Konverters integriert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung der Spannungsreferenz wird das Programm ,,Virtuoso 6.1-64b" des Softwareherstellers ,,Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Stecker2021,
  type      = {Master Thesis},
  author    = {Stecker, Lucie},
  title     = {Die Bedeutung der K{\"u}nstlichen Intelligenz zur Erreichung der UN-Nachhaltigkeitsziele},
  doi       = {10.26205/opus-3183},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31831},
  pages     = {140},
  year      = {2021},
  abstract  = {Climate change related issues have increasingly gained attention of those in the field of science, business and politics. In addition to that, the United Nations (UN) has sustainable development on its agenda and is looking for innovative ways to achieve it. Great potential is seen in the complex technology of artificial intelligence (AI). AI is progressively causing changes in all areas of life such as traffic, com-munication, work and health. The aim of this master's thesis is to investigate, whe-ther or not, AI applications can have a positive effect on the achievement of the first five Sustainable Development Goals (SDGs) of the UN's Agenda 2030 concerning poverty, hunger, health, education and genderequality. Therefore the theoretical fundamentals of AI and the concept of sustainable development are clarified. Also a connection between the two subject areas is drawn. Based on existing AI applica-tions in the field of sustainability and previous research, that links AI and sustaina-bility, the discussion reveals to which extent positive and negative effects can be shown by using the technology for achieving the five SDGs. The results indicate that AI offers opportunities to lead society in the direction of future sustainability within planetary boundaries; however, unexpected negative consequences must be taken into account. International legal frameworks can counteract the risks of using the intelligent technologies. The orientation towards economic growth, which is also reflected in the use of AI, has prevented a sustainable orientation up to now.},
  language  = {de}
}
@book{Beenken2022,
  author    = {Beenken, Matthias},
  title     = {Versicherungsvertrieb},
  publisher = {Verlag Versicherungswirtschaft},
  address   = {Karlsruhe},
  isbn      = {978-3-96329-401-3},
  doi       = {10.26205/opus-3189},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31890},
  pages     = {447},
  year      = {2022},
  language  = {de}
}
@phdthesis{Moenikes2022,
  type      = {Master Thesis},
  author    = {Moenikes, Lisette},
  title     = {Transformative Lernprozesse in BNE-Projekten},
  doi       = {10.26205/opus-3186},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31861},
  year      = {2022},
  abstract  = {Das Konzept der Bildung f{\"u}r nachhaltige Entwicklung (BNE)erzielt, Lernende zur aktiven Gestaltung einer {\"o}kologisch- wie sozialvertr{\"a}glichen Gesellschaft zu bef{\"a}higen. Gleichzeitig wird BNE auf-grund der Formulierung subjektiver Kompetenzen und der Missachtung von Wachstumszw{\"a}ngen eine bildungspolitische Steuerung und eine Entpolitisierung von Nachhaltigkeit vorgeworfen. Daran ankn{\"u}pfend lenkt das Konzept des Transformativen Lernens den Blick auf individuelle Bedeutungsperspektiven mit Bezug zu gesellschaftlichen Alltagsideologien. Mit dem Ziel eines kollektiven Bewusstwerdungsprozesses wird eine anwendungsorientierte partizipative Bildungsarbeit gefordert. Anhand des BNE-Praxisprojektes Kolleg21 in Gelsenkirchen untersucht diese empirische Forschungsarbeit, welche Lernprozesse und Kompetenzentwicklungen non-formale Bildungsprojekte erm{\"o}glichen.},
  language  = {de}
}
@phdthesis{Nguyen2021,
  type      = {Master Thesis},
  author    = {Nguyen, Michael},
  title     = {Die immersive Klangwelt - Das Kino als Ort zwischen Realit{\"a}t und Abstraktion},
  doi       = {10.26205/opus-3184},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31843},
  pages     = {252},
  year      = {2021},
  abstract  = {Virtual Reality, Games und immersive Medien sind zurzeit in aller Munde. {\"U}berall liest man von Schlagw{\"o}rtern wie 3D, Immersion oder Spatial-Audio - zum einen in meist stark auf Technik fokussierten Artikeln, zum anderen fast ausschließlich bezogen auf Games und Virtual Reality (VR). Gleichzeitig findet eine gegenl{\"a}ufige Entwicklung statt, indem Filme vermehrt auf Smartphones und Tablets konsumiert und Big-Budget-Produktionen statt im Kino auf Streaming-Plattformen ver{\"o}ffentlicht werden. In diesem Spannungsfeld m{\"o}chte ich einen Schritt zur{\"u}ckgehen und den klassischen Film betrachten. Wie schafft er es seit seinem Bestehen, den Zuschauer in das Geschehen zu involvieren? Was kann er von den aktuellen Entwicklungen {\"u}bernehmen oder ist das Medium in der aktuellen Form ein Auslaufmodell? Mit Blick auf das Sounddesign untersuche ich, wie immersive Wirkungen im Film entstehen und warum Kl{\"a}nge im Allgemeinen immersive Eigenschaften besitzen. Dazu f{\"u}hre ich im ersten Kapitel in das un{\"u}bersichtliche Themenfeld der medialen Immersion ein. Im zweiten Kapitel erarbeitete ich mein Komponentenmodell der klanglichen Immersion (KMKI), ein Analysemodell, mit dem sich immersive Wirkungen im Film untersuchen lassen. Dieses wende ich an diversen Filmbeispielen praktisch an und schaffe außerdem ein theoretisches Fundament, damit das Modell offen f{\"u}r zuk{\"u}nftige Erweiterungen bleibt. Abschließend fasse ich im dritten Kapitel die Ergebnisse der Arbeit zusammen und erkl{\"a}re anhand meiner praktischen Masterarbeit totalSense meine eigene Herangehensweise, um eine immersive H{\"o}rerfahrung zu schaffen.},
  language  = {de}
}
@misc{OPUS4-3180,
  title     = {fh-presse Dezember 2021},
  series = {fh-presse : Zeitung der Fachhochschule Dortmund},
  volume    = {42},
  number    = {4},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31801},
  pages     = {8},
  year      = {2021},
  abstract  = {Ausgabe 4/2021 der fh-presse},
  language  = {de}
}
@misc{OPUS4-3179,
  title     = {fh-presse September 2021},
  series = {fh-presse : Zeitung der Fachhochschule Dortmund},
  volume    = {42},
  number    = {3},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31799},
  pages     = {8},
  year      = {2021},
  abstract  = {Ausgabe 3/2021 der fh-presse},
  language  = {de}
}
@misc{OPUS4-3178,
  title     = {fh-presse Juni 2021},
  series = {fh-presse : Zeitung der Fachhochschule Dortmund},
  volume    = {42},
  number    = {2},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31780},
  pages     = {8},
  year      = {2021},
  abstract  = {Ausgabe 2/2021 der fh-presse},
  language  = {de}
}
@misc{OPUS4-3177,
  title     = {fh-presse M{\"a}rz 2021},
  series = {fh-presse : Zeitung der Fachhochschule Dortmund},
  volume    = {42},
  number    = {1},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31776},
  pages     = {8},
  year      = {2021},
  abstract  = {Ausgabe 1/2021 der fh-presse},
  language  = {de}
}
@phdthesis{{\"O}zkan2022,
  type      = {Master Thesis},
  author    = {{\"O}zkan, Nurullah},
  title     = {Entwicklung eines Messkonzeptes zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter},
  doi       = {10.26205/opus-3169},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31698},
  pages     = {147},
  year      = {2022},
  abstract  = {Ionisierende Strahlung kann bei h{\"o}heren Dosisleistungen lebensgef{\"a}hrlich sein. Um die Menschen vor solch einer Strahlung warnen zu k{\"o}nnen, wird im Rahmen dieser Arbeit die Entwicklung eines Messkonzeptes in CMOS Technologie zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter beschrieben. Die entwickelte Schaltung soll sp{\"a}ter in einem Personendosimeter im klinischen Umfeld zum Einsatz kommen. Zus{\"a}tzlich werden die Charakteristiken einer PIN-Diode untersucht. Die Schaltung wird auf Transistorebene aufgebaut, sodass sie sp{\"a}ter als integrierte Schaltung in einem Chip hergestellt werden kann.},
  language  = {de}
}
@phdthesis{Kremer2022,
  type      = {Master Thesis},
  author    = {Kremer, Robert},
  title     = {Experimentelle und simulative Untersuchung der Kristallstruktur und Eigenspannungen an Selektiv Lasergeschmolzenen Bauteilen aus CuSn10},
  doi       = {10.26205/opus-3162},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31624},
  year      = {2022},
  abstract  = {Die vorliegende Masterthesis behandelt die Prozess- und Kristallstruktursimulation Selektiv Lasergeschmolzener CuSn10 Bauteile mit Ansys. Zun{\"a}chst wurde das Ausgangspulver untersucht und auf der vorhandenen Fertigungsanlage parametrisiert. Mit dem erstellten Parametersatz wurden Werkstoffproben gefertigt und untersucht, um zusammen mit Literaturwerten ein Werkstoffmodell f{\"u}r die Simulationen aufbauen zu k{\"o}nnen. Anschließend wurde ein thermisch-mechanisches Modell zur Prozesssimulation in Ansys aufgebaut und anhand gefertigter Bauteile kalibriert. Es gelang, damit die Eigenspannungen in einem Bauteil vorherzusagen, welches zuvor gefertigt und mittels Bohrlochmethode untersucht wurde. Eine weitere Validierung scheiterte aufgrund der gew{\"a}hlten Geometrie des Validierungsbauteiles . Die Kristallstruktur konnte mit einem in Ansys hinterlegten Werkstoffmodel f{\"u}r einen 1.4404 simuliert und mit vorhandenen Werten {\"u}berpr{\"u}ft werden. Mit dem erstellten Werkstoffmodell wurde die Kristallstruktur f{\"u}r CuSn10 vorhergesagt, jedoch im Rahmen dieser Arbeit nicht validiert. Abschließend wird eine Empfehlung f{\"u}r das weitere Vorgehen gegeben.},
  language  = {de}
}
@book{Beenken2021,
  author    = {Beenken, Matthias},
  title     = {Pools und Dienstleister f{\"u}r Versicherungsmakler},
  publisher = {BVK Dienstleistungsgesellschaft mbH},
  address   = {Bonn},
  isbn      = {978-3-00-071057-5},
  doi       = {10.26205/opus-3164},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31647},
  pages     = {97},
  year      = {2021},
  abstract  = {Studie, herausgegeben vom Bundesverband Deutscher Versicherungskaufleute BVK e.V. in Kooperation mit bbg Betriebsberatungs GmbH Versicherungsforen Leipzig GmbH Maklerforen Leipzig GmbH.},
  language  = {de}
}
@phdthesis{Kiyak2021,
  type      = {Bachelor Thesis},
  author    = {Kiyak, Mehmet},
  title     = {Konfiguration einer GNU RISC-V Toolchain f{\"u}r die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE},
  doi       = {10.26205/opus-3123},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31230},
  pages     = {81},
  year      = {2021},
  abstract  = {Diese Arbeit besch{\"a}ftigt sich mit der Konfiguration der GNU RISC-V Toolchain f{\"u}r die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung. In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain f{\"u}r die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu geh{\"o}rt das Linker-Script, die Vektortabelle und der Startcode.},
  language  = {de}
}
@phdthesis{Beer2021,
  type      = {Master Thesis},
  author    = {Beer, Aaron},
  title     = {Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen},
  doi       = {10.26205/opus-3114},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31146},
  pages     = {187},
  year      = {2021},
  abstract  = {Die vorliegende Masterthesis beschreibt die Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen. Zu Beginn wird eine Einleitung in die Synthese digitaler Schaltungen sowie aller f{\"u}r die Optimierung relevanten Parameter gegeben. Das Liberty-Format zur Beschreibung von Zellbibliotheken wird erl{\"a}utert und die f{\"u}r die Optimierung erstellte Zellbibliothek imes_cc wird vorgestellt. Daraufhin wird die Synthese von Testschaltungen unter Einbezug der Bibliothek mithilfe eines automatisierten Arbeitsablaufs vorgestellt. Hierbei werden Timing-, Area-, und Power-Parameter zur Beurteilung der synthetisierten Netzliste aus den erstellten Reports herausgelesen und vergleichend dargestellt. Die Implementierung des Algorithmus auf Basis des Scikit-Optimize-Moduls wird daraufhin erl{\"a}utert und die erzielten Optimierungen anhand der Testschaltungen dargestellt.},
  language  = {de}
}
@phdthesis{Porombka2021,
  type      = {Bachelor Thesis},
  author    = {Porombka, Jonas},
  title     = {Urbane Soundscapes - Der L{\"a}rm im urbanen Raum und auditive Stadtgestaltung am Beispiel der Stadt Bochum},
  doi       = {10.26205/opus-3102},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31022},
  pages     = {53},
  year      = {2021},
  abstract  = {Das Ziel der vorliegenden Bachelorarbeit ist die Vermittlung eines grundlegenden Verst{\"a}ndnisses f{\"u}r die akustischen Umgebungen einer Stadt und die Auswirkungen von L{\"a}rm auf den menschlichen Organismus und die Umwelt. Hierf{\"u}r werden zun{\"a}chst eine Einf{\"u}hrung in die Soundscape-Forschung gegeben und wichtige Begrifflichkeiten f{\"u}r die Analyse von Soundscapes erl{\"a}utert. Am Beispiel der Stadt Bochum wird anschließend auf den Zustand der akustischen Umgebungen im urbanen Raum eingegangen und die Relevanz der auditiven Stadtplanung verdeutlicht. Daraufhin wird ein Einblick in aktuelle Forschungen gegeben, die auf einen neuen und den klanglichen Aspekt umfassenden Standpunkt der modernen St{\"a}dteplanung hoffen lassen. Abschließend wird die Konzeption und Realisierung der Soundscape-Komposition Urban Transitions unter der Ber{\"u}cksichtigung der gewonnenen Erkenntnisse beschrieben und ein Bezug zu vergleichbaren Werken hergestellt.},
  language  = {de}
}
@phdthesis{Karaarslan2021,
  type      = {Bachelor Thesis},
  author    = {Karaarslan, Remzi},
  title     = {Automatisierte messtechnische Charakterisierung eines Time-to-Digital Converters f{\"u}r eine Time-of-Flight Anwendung},
  doi       = {10.26205/opus-3101},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31017},
  year      = {2021},
  abstract  = {In dieser Bachelorarbeit wird ein Time-to-Digital Converter f{\"u}r eine Time-of-Flight Anwendung untersucht und durch Messungen charakterisiert. Der Time-to-Digital Converter, der von zwei ehemaligen Studenten der Fachhochschule Dortmund entwickelt wurde, ist daf{\"u}r zust{\"a}ndig, die temperaturbedingte {\"A}nderung der Einschaltverz{\"o}gerung der Lichtquelle, die w{\"a}hrend den Signalaufnahmen einer Time-of-Flight Kamera entsteht, zu erfassen und die entstandenen Verz{\"o}gerungen zu korrigieren. Die Aufgabe dieser Arbeit ist es, den entwickelten Testchip mit einer vorentwickelten Platine von Elmos Semiconductor SE zu analysieren und zu {\"u}berpr{\"u}fen, ob der Testchip ordnungsgem{\"a}ß funktioniert. Um den Testchip so aussagekr{\"a}ftig wie m{\"o}glich zu testen, wird unter Einbindung der Programmiersoftware Qt der Test des TDC automatisiert.},
  language  = {de}
}
@article{H{\"u}tte2021,
  author    = {H{\"u}tte, Mario},
  title     = {"Herzlich gr{\"u}ssend und Heil Hitler!" - Der Briefwechsel der Bibliothekare Georg Leyh und Karl Preisendanz w{\"a}hrend der Zeit des Nationalsozialismus (Langfassung)},
  issn      = {1864-2950},
  doi       = {10.26205/opus-3090},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30909},
  pages     = {69},
  year      = {2021},
  abstract  = {Die Bibliothekare Georg Leyh (1877-1968), Direktor der Universit{\"a}tsbibliothek T{\"u}bingen 1921-1947, und Karl Preisendanz (1883-1968), Direktor der Universit{\"a}tsbibliothek Heidelberg 1935-1945, standen w{\"a}hrend der Zeit des Nationalsozialismus in engem brieflichen Kontakt. Die in den Nachl{\"a}ssen von Leyh (Staatsbibliothek zu Berlin - Preußischer Kulturbesitz) und Preisendanz (Universit{\"a}tsbibliothek Heidelberg) {\"u}berlieferte Korrespondenz stellt eine bedeutende Quelle zur neueren Bibliotheksgeschichte dar. F{\"u}r die vorliegende Studie wurden insgesamt 165 Briefe ausgewertet, die sowohl berufliche als auch private Themen behandeln. Die Untersuchung gibt Aufschluss {\"u}ber biographische Aspekte, das Verh{\"a}ltnis der beiden Korrespondenten zueinander und liefert Erkenntnisse zum Zustand des wissenschaftlichen Bibliothekswesens in Diktatur und Krieg.},
  language  = {de}
}
@phdthesis{Bankowsky2021,
  type      = {Master Thesis},
  author    = {Bankowsky, Maurice},
  title     = {Validierung des SLDO-Spannungsreglers f{\"u}r die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer},
  doi       = {10.26205/opus-3081},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30811},
  pages     = {170},
  year      = {2021},
  abstract  = {Die Master-Thesis umfasst die Einf{\"u}hrung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfl{\"a}che mittels Qt programmiert, sowie Montage- und L{\"o}tarbeiten durchgef{\"u}hrt. Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers f{\"u}r die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer {\"u}ber denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software" durchgef{\"u}hrt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verf{\"u}gung gestellt, um die Steigung und den Offset der Eingangsspannung {\"u}ber das Testtool in einem bestimmten Bereich automatisiert zu variieren.},
  language  = {de}
}
@book{BeenkenLinnenbrinkRadtke2021,
  author    = {Beenken, Matthias and Linnenbrink, Lukas and Radtke, Michael},
  title     = {Betriebswirtschaftliche Strukturen des Versicherungsvertriebs - BVK-Strukturanalyse 2020/2021},
  publisher = {VersicherungsJournal Verlag},
  address   = {Ahrensburg},
  isbn      = {978-3-938226-65-0},
  doi       = {10.26205/opus-3080},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30801},
  pages     = {163},
  year      = {2021},
  abstract  = {Seit Jahrzehnten erhebt der Bundesverband Deutscher Versicherungskaufleute e.V. (BVK) Strukturdaten bei den selbstst{\"a}ndigen Versicherungskaufleuten. Er schafft damit Transparenz {\"u}ber Umsatz- und Kostenstrukturen und deren Ver{\"a}nderung im Lauf der Zeit. Alle zwei Jahre werden diese Daten erhoben.},
  language  = {de}
}
@phdthesis{Bouroumiya2021,
  type      = {Master Thesis},
  author    = {Bouroumiya, Reda},
  title     = {Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators f{\"u}r eine CAN Bittiming Einheit in 65nm CMOS Technologie},
  doi       = {10.26205/opus-3071},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30711},
  pages     = {122},
  year      = {2021},
  abstract  = {Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung f{\"u}r den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulsz{\"a}hler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten k{\"o}nnen miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und ver{\"a}ndert die Stellgr{\"o}ße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gew{\"a}hrleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichten{\"u}bertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gew{\"a}hlten Regler-Parametern.},
  language  = {de}
}
@phdthesis{Led{\"u}c2021,
  type      = {Master Thesis},
  author    = {Led{\"u}c, Philipp},
  title     = {Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schl{\"u}sseltechnologie zur Vernetzung digitaler Systeme und k{\"u}nstlicher Intelligenz},
  doi       = {10.26205/opus-3076},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30760},
  pages     = {199},
  year      = {2021},
  abstract  = {In dieser Masterthesis wird die Entwicklung eines PIPE IP-Cores als erster Entwicklungsschritt hin zu einem PCI Express Soft Core f{\"u}r die FPGA-basierte Implementierung beschrieben. Der Entwicklungsansatz hat zum Ziel, FPGAs mit integriertem Serializer/Deserializer (SerDes) auf den Einsatz in hardware{\"u}begreifenden Systemen der K{\"u}nstlichen Intelligenz (KI) vorzubereiten. Die Entwicklung basiert hierbei auf der FPGA-Produktfamilie GateMateTM des deutschen Unternehmens Cologne Chip AG. Allerdings versteht sich die Entwicklung als allgemeing{\"u}ltiger Ansatz, der auch anderen FPGA-Herstellern die Herangehensweise an die Thematik erleichtern und helfen soll, den notwendigen Entwicklungsaufwand abzusch{\"a}tzen und wenn m{\"o}glich zu verringern.},
  language  = {de}
}
@phdthesis{Achtelik2019,
  type      = {Master Thesis},
  author    = {Achtelik, Raphael},
  title     = {Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung},
  doi       = {10.26205/opus-3068},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681},
  pages     = {58},
  year      = {2019},
  abstract  = {In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erl{\"a}utert und die Instabilit{\"a}t der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilit{\"a}t nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszust{\"a}nde. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine.},
  language  = {de}
}
@phdthesis{D{\"u}perthal2019,
  type      = {Master Thesis},
  author    = {D{\"u}perthal, Johannes},
  title     = {Erweiterung eines Clocktree-Analyse-Tools zur Feststellung der strukturellen {\"A}quivalenz von Clocktrees},
  doi       = {10.26205/opus-3067},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30676},
  pages     = {86},
  year      = {2019},
  abstract  = {In dieser Masterthesis wird die Entwicklung einer Komponente zum Vergleich von Clocktrees beschrieben, die als Erweiterung in ein bestehendes Clocktree-Analyse-Tool integriert wird. Das bestehende Programm ist aus einer Tcl-Anwendung und einer Qt-Applikation aufgebaut. Alle Algorithmen und eine Datenbasis, welche die Daten zu den Clocktrees enth{\"a}lt, sind Teil der Tcl- Anwendung. Die Benutzeroberfl{\"a}che wird durch eine Qt-Applikation realisiert, welche durch die Komponente f{\"u}r den Vergleich der Clocktrees erg{\"a}nzt wird. Der Algorithmus f{\"u}r diesen {\"A}quivalenzcheck basiert auf der Graphentheorie. Dazu werden die Clocktrees in Baum-Graphen transformiert, um die daraus resultierenden Strukturen vergleichbar zu machen. Die ermittelten Elemente, welche den Unterschied verursachen, werden in der Qt-Applikation, in einem Schematic- Viewer-Widget koloriert, das bereits in der bestehenden Applikation implementiert ist.},
  language  = {de}
}
@phdthesis{Guellaf2018,
  type      = {Bachelor Thesis},
  author    = {Guellaf, Othmane},
  title     = {Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung},
  doi       = {10.26205/opus-3066},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30664},
  pages     = {44},
  year      = {2018},
  abstract  = {Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung. Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis durchgef{\"u}hrten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde. Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen ber{\"u}hrungslosen Win-kelsensor zu entwickeln.},
  language  = {de}
}
@phdthesis{Fr{\"o}se2019,
  type      = {Master Thesis},
  author    = {Fr{\"o}se, Tobias},
  title     = {Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors},
  doi       = {10.26205/opus-3064},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649},
  pages     = {95},
  year      = {2019},
  abstract  = {Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und {\"U}berwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie d{\"u}rfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilit{\"a}t zum CAN Standard beizubehalten ist es notwendig mit wesentlich h{\"o}heren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empf{\"a}nger entworfen, die dazugeh{\"o}rigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen.},
  language  = {de}
}
@phdthesis{Kuka2019,
  type      = {Bachelor Thesis},
  author    = {Kuka, Armin},
  title     = {Entwurf einer I2C zu CAN Br{\"u}ckenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchf{\"u}hrung von Systemtests},
  doi       = {10.26205/opus-3061},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610},
  pages     = {76},
  year      = {2019},
  abstract  = {In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erl{\"a}utert. Das System beinhaltet eine Softwareoberfl{\"a}che, {\"u}ber die ein CAN-Interface sowie ein I2C-Master angesteuert werden k{\"o}nnen. Diese sind {\"u}ber das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind {\"u}ber eine Br{\"u}ckenlogik verschaltet, die es in toto erm{\"o}glicht, dass Daten zwischen den Bussystemen {\"u}bertragen werden k{\"o}nnen. Im Rahmen dieser Arbeit wurde die Br{\"u}ckenlogik und die Softwareoberfl{\"a}che entwickelt.},
  language  = {de}
}
@phdthesis{Demske2019,
  type      = {Bachelor Thesis},
  author    = {Demske, Conrad},
  title     = {Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3063},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631},
  pages     = {99},
  year      = {2019},
  abstract  = {Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. F{\"u}r die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.},
  language  = {de}
}
@phdthesis{Choukri2019,
  type      = {Bachelor Thesis},
  author    = {Choukri, Yassine},
  title     = {Entwurf und Layout einer Treiberstufe f{\"u}r die Verwen-dung in einem synchronen Abw{\"a}rtswandler},
  doi       = {10.26205/opus-3053},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531},
  pages     = {53},
  year      = {2019},
  abstract  = {In dieser Arbeit wird eine Treiberstufe f{\"u}r die Verwendung in einem synchronen Abw{\"a}rts-wandler entwickelt. Der Abw{\"a}rtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abw{\"a}rtswandlers integriert und wird f{\"u}r alle Funktionen verifiziert. F{\"u}r den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Koray2019,
  type      = {Bachelor Thesis},
  author    = {Koray, Cetin},
  title     = {Entwicklung einer Transimpedanzverst{\"a}rkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera},
  doi       = {10.26205/opus-3052},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527},
  pages     = {88},
  year      = {2019},
  abstract  = {Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverst{\"a}rkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalit{\"a}t {\"u}berpr{\"u}ft und im Zusammenspiel mit der Kamera getestet.},
  language  = {de}
}
@phdthesis{Lippold2018,
  type      = {Master Thesis},
  author    = {Lippold, Markus},
  title     = {Entwurf einer Delay-Locked Loop f{\"u}r die Nutzung als Time-to- Digital Converter in einer Time-of-Flight Anwendung in 350nm CMOS Technologie},
  doi       = {10.26205/opus-3050},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30508},
  pages     = {120},
  year      = {2018},
  abstract  = {Im Rahmen dieser Masterthesis wird eine Delay-Locked Loop von einem idealen Aufbau {\"u}ber Verilog-A Modellen bis hin zur realen Umsetzung entworfen. Diese Delay-Locked Loop (DLL) wird f{\"u}r die Nutzung in einem Time-to-Digital Converter (TDC) mit Local-Passiv-Interpolation, entwickelt. Mit Hilfe des TDC soll eine Verz{\"o}gerungszeit bei einer Time-of-Flight Anwendung ermittelt werden. Hauptbestandteil dieser Arbeit ist es, eine Charge Pump zu implementieren, welche eine geringe Auswirkung auf die Phasenverschiebung der Regelschleife aufgrund von parasit{\"a}ren Eigenschaften im Schaltmoment aufweist. Zudem wird f{\"u}r die Stromregelung innerhalb der Charge Pump ein pr{\"a}ziser Transkonduktanzverst{\"a}rker (OTA) mit einem hohen Eingangsspannungsbereich implementiert. F{\"u}r die Entkopplung der Verz{\"o}gerungskette als Last von der Filterspannung wird ein Low-Dropout Spannungsregler (LDO) entwickelt. Im Verlauf der Arbeit hat sich gezeigt, dass eine Charge Pump, aufgebaut mit einem differentiellen Stromzweig, aufgrund des konstant fließenden Stroms die geringsten parasit{\"a}ren Einfl{\"u}sse aufweist. Innerhalb dieser Charge Pump wird ein gefalteter Transkonduktanzverst{\"a}rker als Spannungsfolger genutzt, um das Potential in den Zweigen der differentiellen Stufe aneinander anzugleichen und somit die Einfl{\"u}sse im Schaltmoment zu verringern. Zus{\"a}tzlich erfolgt {\"u}ber diesen Verst{\"a}rker eine exakte Stromanpassung der UP- und DOWN-Str{\"o}me. F{\"u}r die Umsetzung der Verz{\"o}gerungskette wird das Rauschverhalten verschiedener CMOSInverter bez{\"u}glich Phasenrauschen und Jitter simuliert. Aufgrund dieser Simulationen ist der differentielle Inverter mit NMOS-Kreuzkopplung f{\"u}r die Umsetzung der Delay-Line ausgew{\"a}hlt worden. Die real aufgebaute Delay-Locked Loop wird nach der Spezifikation f{\"u}r Automobilanwendungen in einem Temperaturbereich von -50°C bis 120°C simuliert. Zus{\"a}tzlich werden globale und lokale prozessbedingte Variation ber{\"u}cksichtigt. Bei dieser Simulation stellt sich eine maximale Phasenverschiebung zur Referenzperiodendauer von 218 ps ein. Dies entspricht bei einer Referenzfrequenz von 25 MHz einer Abweichung von ca. 0,5 \% und f{\"u}hrt zu einem Messfehler der Delay-Locked Loop von 3 cm. Somit k{\"o}nnte im schlechtesten Fall ein Objekt von der ToF-Kamera mit einem Fehler von 3 cm detektiert werden.},
  language  = {de}
}
@phdthesis{Krause2018,
  type      = {Master Thesis},
  author    = {Krause, Matthias},
  title     = {Entwicklung eines Delay-Locked Loop basierten Time-to- Digital Converters mit Sub-Gate-Delay Aufl{\"o}sung f{\"u}r eine Time-of-Flight Anwendung in 350 nm CMOS Technologie},
  doi       = {10.26205/opus-3049},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30496},
  pages     = {107},
  year      = {2018},
  abstract  = {In dieser Thesis wird ein Time-to-Digital Converter mit einer Sub-Gate-Delay Aufl{\"o}sung, also einer h{\"o}heren Aufl{\"o}sung als die Durchlaufzeit eines in dieser Prozesstechnik realisierten Inverters, mithilfe verschiedener Ans{\"a}tze, wie dem Vernier TDC oder dem Local Passive Interpolation TDC, untersucht. Hierbei wird eine Delay-Locked Loop genutzt, um die Durchlaufzeit der jeweiligen Inverterkette zu regeln. Der Vorteil dieses Ansatzes ist, dass die Durchlaufzeit auch bei PVT-Variationen, also Variation der Prozesscorner, Versorgungsspannung und Temperatur, auf die Referenzperiodendauer eingestellt wird. Somit sind lokale Prozessabweichungen die vorherrschende Quelle f{\"u}r Ungenauigkeiten in der Aufl{\"o}sung des TDC. Die Aufl{\"o}sung kann mithilfe der differentialen und integralen Nichtlinearit{\"a}t beschrieben und ausgewertet werden.},
  language  = {de}
}
@phdthesis{Nurullah2019,
  type      = {Bachelor Thesis},
  author    = {Nurullah, {\"O}zkan},
  title     = {Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle},
  doi       = {10.26205/opus-3065},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651},
  pages     = {108},
  year      = {2019},
  abstract  = {In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erl{\"a}utert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und f{\"u}r die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 {\"u}ber das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine f{\"u}r die Platzierung der ben{\"o}tigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zun{\"a}chst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Daten{\"u}bertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops {\"u}berwacht und analysiert.},
  language  = {de}
}
@phdthesis{Yilmaz2019,
  type      = {Master Thesis},
  author    = {Yilmaz, Semih},
  title     = {Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten D{\"u}nngate-Transistoren in einer 65nm CMOS Technologie},
  doi       = {10.26205/opus-3062},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30621},
  pages     = {71},
  year      = {2019},
  abstract  = {Der vorliegende Bericht „Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten D{\"u}nngate-Transistoren in einer 65nm CMOS Technologie" beschreibt eine an der Fachhochschule Dortmund im Fachbereich Elektrotechnik im Rahmen der Masterthesis durchgef{\"u}hrte Studie. Ziel des Projekts ist die Entwicklung eines 5V Spannungsreglers, der einen CAN zu I2C Br{\"u}cken Chip mit Spannung versorgt. Dabei ist zu beachten, dass die Core Transistoren in 65nm CMOS mit einer maximalen Spannung von 1,2V betrieben werden k{\"o}nnen. Der Chip soll f{\"u}r die Steuerung des Atlas Pixel Detektors am CERN eingesetzt werden.},
  language  = {de}
}
@phdthesis{Wenske2020,
  type      = {Bachelor Thesis},
  author    = {Wenske, Florian},
  title     = {Entwurf und Validierung eines diskreten Infrarot LEDTreibers f{\"u}r die Charakterisierung von ToF-Kameras},
  doi       = {10.26205/opus-3060},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609},
  pages     = {68},
  year      = {2020},
  abstract  = {Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung f{\"u}r ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage f{\"u}r die genauere Pr{\"u}fung der Einflussfaktoren zu erhalten.},
  language  = {de}
}
@phdthesis{Winkler2019,
  type      = {Master Thesis},
  author    = {Winkler, Florian},
  title     = {Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider},
  doi       = {10.26205/opus-3059},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30597},
  pages     = {71},
  year      = {2019},
  abstract  = {Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers f{\"u}r den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter Ber{\"u}cksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst - neben einer Einf{\"u}hrung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung und Dokumentation der erarbeiteten Simulationsergebnisse.},
  language  = {de}
}
@phdthesis{Reiners2019,
  type      = {Master Thesis},
  author    = {Reiners, Jan-Morten},
  title     = {Charakterisierung und Analyse vom Reverse and Forward Body Biasing als Durchsatz- und Leistungsoptimierungstechnik f{\"u}r Multi-Core Mikrocontroller},
  doi       = {10.26205/opus-3057},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30571},
  pages     = {85},
  year      = {2019},
  abstract  = {Diese Masterthesis besch{\"a}ftigt sich im Rahmen des Testchips TC1.5 der Infineon Austria AG mit der Analyse und Charakterisierung des Reverse und Forward Body Biasing mit differentieller Spannungsskalierung. In einem theoretischen Grundlagenteil werden dem Leser zun{\"a}chst die Beweggr{\"u}nde sowie die n{\"o}tigen Informationen der zugrunde liegenden Halbleiter-Technologie vermittelt, um ihn an die Thematik des Body Biasing und der Power Management Einheiten heranzuf{\"u}hren. Es folgt die Beschreibung des AurixPlus-digital EVR and PMS Testchips (Version 1.5) hinsichtlich seiner Struktur und Funktionalit{\"a}t. Den Kern der Arbeit bilden der Aufbau eines teilweise automatisieren Messplatzes, die Entwicklung einer Testsoftware (Python, C\#), die Erarbeitung von Test Spezifikationen sowie die Durchf{\"u}hrung entsprechender Messungen zur Analyse und Charakterisierung. Die Ergebnisse dieser Messungen werden im Anschluss eingehend besprochen und mit Bezug auf zuk{\"u}nftige Entwicklungen in diesem Bereich bewertet.},
  language  = {de}
}
@phdthesis{Walsemann2019,
  type      = {Master Thesis},
  author    = {Walsemann, Alexander},
  title     = {Entwicklung eines Testsystems f{\"u}r den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs},
  doi       = {10.26205/opus-3056},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30568},
  pages     = {168},
  year      = {2019},
  abstract  = {Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems f{\"u}r die PSI5- Schnittstelle von ASICs und ASSPs. Zun{\"a}chst werden anhand des PSI5-Standards die Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen St{\"o}rgr{\"o}ßen relevant f{\"u}r die Entwicklung des Testsystems sind. Das anschließend entwickelte Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik umgesetzt, w{\"a}hrend Softwareapplikationen f{\"u}r den Testablauf und die automatisierte Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem FreeRTOS f{\"u}r zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt. Die Bedienung des Testsystems erfolgt {\"u}ber ein Webinterface.},
  language  = {de}
}
@phdthesis{Rizwan2018,
  type      = {Master Thesis},
  author    = {Rizwan, Ahmad},
  title     = {Analog and Digital CMOS Circuit Design for the Control System of ATLAS Pixel Detector},
  doi       = {10.26205/opus-3055},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30554},
  pages     = {114},
  year      = {2018},
  abstract  = {This Master thesis is part of an effort to implement the planned upgrade High- Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The ATLAS Pixel Detector which is installed at the LHC is also getting among others a new detector control system (DCS) update. Each module in the Detector Control System will have an integrated DCS chip which includes on-chip shunt and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In this master thesis, Shunt and Linear regulators are explained and simulated using the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based Power-On-Reset (POR) circuit is explained and designed in detail. The design of the POR includes an implementation with CMOS instead of diodes or bipolar transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally, a layout was developed for fabrication. The DCS system needs DCS bridge controllers which include a Controller Area Network (CAN) node and a modified I2C master node. For this purpose CAN and CANopen standards are explained in detail for implementation.},
  language  = {de}
}
@phdthesis{Zorn2019,
  type      = {Master Thesis},
  author    = {Zorn, Jendrik},
  title     = {Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider},
  doi       = {10.26205/opus-3054},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541},
  pages     = {86},
  year      = {2019},
  abstract  = {In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch {\"u}berpr{\"u}ft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN f{\"u}r die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein f{\"u}r Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen.},
  language  = {de}
}
@phdthesis{Mokrane2018,
  type      = {Bachelor Thesis},
  author    = {Mokrane, Oussama},
  title     = {Entwicklung eines Low-Side Komparators f{\"u}r einen S{\"a}gezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie},
  doi       = {10.26205/opus-3047},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476},
  pages     = {63},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Side Komparator entwickelt. Der Low Side Komparator wird in die integrierte Schaltung eines S{\"a}gezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Tiefsetzsteller verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Deniz2018,
  type      = {Bachelor Thesis},
  author    = {Deniz, Sahin},
  title     = {Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie f{\"u}r die Verwendung in einem synchronen DC-DC Spannungswandler},
  doi       = {10.26205/opus-3042},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423},
  pages     = {86},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@article{Ketz2021,
  author    = {Ketz, Saskia},
  title     = {Historische Amulette und Taschenbilder: Zur haptischen Erfahrbarkeit von Totenportr{\"a}ts},
  doi       = {10.26205/opus-3040},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30407},
  pages     = {1 -- 9},
  year      = {2021},
  abstract  = {Das Ph{\"a}nomen der historischen Postmortem- bzw. Totenfotografie findet seinen H{\"o}hepunkt in der zweiten H{\"a}lfte des 19. Jahrhunderts und steht somit in direktem Zusammenhang mit der Erfindung der Fotografie im Jahre 1839 und den M{\"o}glichkeiten diesen neuen Mediums. In diesem Artikel wird der Frage nachgegangen, wie das Totenportr{\"a}t aufbewahrt und betrachtet wurde und welche sozialen Gebrauchsweisen sich daraus ablesen lassen.},
  language  = {de}
}
@incollection{Streblow-Poser2021,
  author    = {Streblow-Poser, Claudia},
  title     = {Von der Feuerwehr zum Dauerbrenner!},
  series = {Handbuch der Schulsozialarbeit, Band 2},
  publisher = {Beltz Juventa},
  address   = {Weinheim},
  doi       = {10.26205/opus-2996},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29963},
  pages     = {1 -- 17},
  year      = {2021},
  abstract  = {qualitative Forschungsergebnisse zur Schulsozialarbeit},
  language  = {de}
}
@phdthesis{Tijani2020,
  type      = {Bachelor Thesis},
  author    = {Tijani, Sofiene},
  title     = {VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus},
  doi       = {10.26205/opus-2997},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974},
  pages     = {61},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit werden digitale Schaltungen f{\"u}r die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese f{\"u}r die Entwicklung eines kompakten Winkelsensors ben{\"o}tigt werden, wird f{\"u}r die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. F{\"u}r die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard {\"u}berpr{\"u}ft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung {\"u}ber einen weiten Arbeitsbereich verifiziert.},
  language  = {de}
}
@phdthesis{Br{\"u}nger2020,
  type      = {Master Thesis},
  author    = {Br{\"u}nger, Fabian},
  title     = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register},
  doi       = {10.26205/opus-2998},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988},
  pages     = {150},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.},
  language  = {de}
}