@phdthesis{Demske2019,
  type      = {Bachelor Thesis},
  author    = {Demske, Conrad},
  title     = {Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3063},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631},
  pages     = {99},
  year      = {2019},
  abstract  = {Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. F{\"u}r die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.},
  language  = {de}
}
@phdthesis{Choukri2019,
  type      = {Bachelor Thesis},
  author    = {Choukri, Yassine},
  title     = {Entwurf und Layout einer Treiberstufe f{\"u}r die Verwen-dung in einem synchronen Abw{\"a}rtswandler},
  doi       = {10.26205/opus-3053},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531},
  pages     = {53},
  year      = {2019},
  abstract  = {In dieser Arbeit wird eine Treiberstufe f{\"u}r die Verwendung in einem synchronen Abw{\"a}rts-wandler entwickelt. Der Abw{\"a}rtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abw{\"a}rtswandlers integriert und wird f{\"u}r alle Funktionen verifiziert. F{\"u}r den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Koray2019,
  type      = {Bachelor Thesis},
  author    = {Koray, Cetin},
  title     = {Entwicklung einer Transimpedanzverst{\"a}rkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera},
  doi       = {10.26205/opus-3052},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527},
  pages     = {88},
  year      = {2019},
  abstract  = {Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverst{\"a}rkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalit{\"a}t {\"u}berpr{\"u}ft und im Zusammenspiel mit der Kamera getestet.},
  language  = {de}
}
@phdthesis{Nurullah2019,
  type      = {Bachelor Thesis},
  author    = {Nurullah, {\"O}zkan},
  title     = {Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle},
  doi       = {10.26205/opus-3065},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651},
  pages     = {108},
  year      = {2019},
  abstract  = {In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erl{\"a}utert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und f{\"u}r die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 {\"u}ber das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine f{\"u}r die Platzierung der ben{\"o}tigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zun{\"a}chst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Daten{\"u}bertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops {\"u}berwacht und analysiert.},
  language  = {de}
}
@phdthesis{Wenske2020,
  type      = {Bachelor Thesis},
  author    = {Wenske, Florian},
  title     = {Entwurf und Validierung eines diskreten Infrarot LEDTreibers f{\"u}r die Charakterisierung von ToF-Kameras},
  doi       = {10.26205/opus-3060},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609},
  pages     = {68},
  year      = {2020},
  abstract  = {Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung f{\"u}r ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage f{\"u}r die genauere Pr{\"u}fung der Einflussfaktoren zu erhalten.},
  language  = {de}
}
@phdthesis{Mokrane2018,
  type      = {Bachelor Thesis},
  author    = {Mokrane, Oussama},
  title     = {Entwicklung eines Low-Side Komparators f{\"u}r einen S{\"a}gezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie},
  doi       = {10.26205/opus-3047},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476},
  pages     = {63},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Side Komparator entwickelt. Der Low Side Komparator wird in die integrierte Schaltung eines S{\"a}gezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Tiefsetzsteller verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Deniz2018,
  type      = {Bachelor Thesis},
  author    = {Deniz, Sahin},
  title     = {Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie f{\"u}r die Verwendung in einem synchronen DC-DC Spannungswandler},
  doi       = {10.26205/opus-3042},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423},
  pages     = {86},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Tijani2020,
  type      = {Bachelor Thesis},
  author    = {Tijani, Sofiene},
  title     = {VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus},
  doi       = {10.26205/opus-2997},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974},
  pages     = {61},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit werden digitale Schaltungen f{\"u}r die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese f{\"u}r die Entwicklung eines kompakten Winkelsensors ben{\"o}tigt werden, wird f{\"u}r die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. F{\"u}r die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard {\"u}berpr{\"u}ft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung {\"u}ber einen weiten Arbeitsbereich verifiziert.},
  language  = {de}
}
@phdthesis{Br{\"u}nger2020,
  type      = {Master Thesis},
  author    = {Br{\"u}nger, Fabian},
  title     = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register},
  doi       = {10.26205/opus-2998},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988},
  pages     = {150},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.},
  language  = {de}
}
@phdthesis{Fariad2018,
  type      = {Master Thesis},
  author    = {Fariad, Dardae},
  title     = {Entwicklung und Validierung einer Simulationsumgebung mit fernwirk- und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java},
  doi       = {10.26205/opus-2144},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21443},
  pages     = {IV, 123},
  year      = {2018},
  abstract  = {Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung fernwirk- und stationsleittechnischer Vorg{\"a}nge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der {\"U}bertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende fernwirk- und stationsleittechnische Vorg{\"a}nge ausl{\"o}sen. In Melderichtung sind spontane Prozess{\"a}nderungen oder durch Steuervorg{\"a}nge ausgel{\"o}ste {\"A}nderungen durch Generierung und {\"U}bertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung k{\"o}nnen durch eine IEC 60870-5-104 Kommunikation ausgel{\"o}ste Vorg{\"a}nge innerhalb eines Fernwirkger{\"a}tes sowie anhand einer Prozesssimulation demonstriert werden.},
  language  = {de}
}