@phdthesis{Walsemann2019, type = {Master Thesis}, author = {Walsemann, Alexander}, title = {Entwicklung eines Testsystems f{\"u}r den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs}, doi = {10.26205/opus-3056}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30568}, pages = {168}, year = {2019}, abstract = {Die vorliegende Masterthesis beschreibt die Entwicklung eines Testsystems f{\"u}r die PSI5- Schnittstelle von ASICs und ASSPs. Zun{\"a}chst werden anhand des PSI5-Standards die Eigenschaften des Physical- und Data-Link-Layers aufgezeigt, welche neben etwaigen St{\"o}rgr{\"o}ßen relevant f{\"u}r die Entwicklung des Testsystems sind. Das anschließend entwickelte Testsystem besteht aus einem physical Layer und einem ZYNQ SoC, welcher programmierbare Logik (FPGA) und CPU-Kerne vereint. Die Kernfunktionen der Sensorsimulation zum Testen eines PSI5-Master-Interfaces sind in programmierbarer Logik umgesetzt, w{\"a}hrend Softwareapplikationen f{\"u}r den Testablauf und die automatisierte Auswertung der Ergebnisse verantwortlich sind. Die beiden CPU-Kerne des ZYNQ SoCs werden als ein asymmetrisches Multiprozessorsystem aus dem Echtzeitbetriebssystem FreeRTOS f{\"u}r zeitkritische Aufgaben und einem modifizierten Linux-Kernel genutzt. Die Bedienung des Testsystems erfolgt {\"u}ber ein Webinterface.}, language = {de} } @phdthesis{Rizwan2018, type = {Master Thesis}, author = {Rizwan, Ahmad}, title = {Analog and Digital CMOS Circuit Design for the Control System of ATLAS Pixel Detector}, doi = {10.26205/opus-3055}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30554}, pages = {114}, year = {2018}, abstract = {This Master thesis is part of an effort to implement the planned upgrade High- Luminosity Large Hadron Collider (HL-LHC) at CERN Geneva/Switzerland. The ATLAS Pixel Detector which is installed at the LHC is also getting among others a new detector control system (DCS) update. Each module in the Detector Control System will have an integrated DCS chip which includes on-chip shunt and Linear regulators, ADC, bypass transistor and a modified I2C slave node. In this master thesis, Shunt and Linear regulators are explained and simulated using the Globalfoundaries 130nm CMOS designkit. A Kuijk bandgap reference based Power-On-Reset (POR) circuit is explained and designed in detail. The design of the POR includes an implementation with CMOS instead of diodes or bipolar transistors. It was simulated using Globelfoundaries 130nm CMOS designkit. Finally, a layout was developed for fabrication. The DCS system needs DCS bridge controllers which include a Controller Area Network (CAN) node and a modified I2C master node. For this purpose CAN and CANopen standards are explained in detail for implementation.}, language = {de} } @phdthesis{Zorn2019, type = {Master Thesis}, author = {Zorn, Jendrik}, title = {Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider}, doi = {10.26205/opus-3054}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541}, pages = {86}, year = {2019}, abstract = {In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch {\"u}berpr{\"u}ft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN f{\"u}r die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein f{\"u}r Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen.}, language = {de} } @phdthesis{Br{\"u}nger2020, type = {Master Thesis}, author = {Br{\"u}nger, Fabian}, title = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register}, doi = {10.26205/opus-2998}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988}, pages = {150}, year = {2020}, abstract = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.}, language = {de} } @phdthesis{Pille2021, type = {Master Thesis}, author = {Pille, Andreas}, title = {Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay f{\"u}r eine Time-of-Flight Anwendung}, doi = {10.26205/opus-2990}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29907}, pages = {82}, year = {2021}, abstract = {Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die prim{\"a}re Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verz{\"o}gerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Aufl{\"o}sung von 70 Pikosekunden, der als integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberf{\"u}hrung der optimierten Schaltung in ein Layout.}, language = {de} } @phdthesis{H{\"o}gerle2021, type = {Master Thesis}, author = {H{\"o}gerle, Florian}, title = {Auswirkungen der Industrialisierung auf die Klanglandschaft des Ruhrgebiets (1871 bis 1914) und deren mediale Darstellung}, doi = {10.26205/opus-2960}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29609}, pages = {74}, year = {2021}, abstract = {Das Ziel der vorliegenden Masterarbeit ist es, die wichtigsten Kl{\"a}nge der Zeit der Industrialisierung im Ruhrgebiet herauszufinden und diese in den historischen Kontext einzuordnen. Hierzu werden Berichte aus verschiedenen Quellen (Historie, Wirtschaft und Sozialkunde) herangezogen, um das Thema von verschieden Blickpunkten zu analysieren. Die wichtigsten Ergebnisse dieser Arbeit sind die starken Wahrnehmungsunterschiede von L{\"a}rm zwischen verschiedenen sozialen Schichten, die Identifizierung von Transportmitteln als wesentliche Ver{\"a}nderung der Klanglandschaft und die Abgrenzung der Industrieger{\"a}usche von den Ger{\"a}uschen der Stadt. Weiterhin wird die Klanglandschaft des Ruhrgebiets in ausgew{\"a}hlten Filmen der Neuzeit untersucht und auf T{\"o}ne hingewiesen, die das Ruhrgebiet auditiv als einzigartig darstellen.}, language = {de} } @phdthesis{Fariad2018, type = {Master Thesis}, author = {Fariad, Dardae}, title = {Entwicklung und Validierung einer Simulationsumgebung mit fernwirk- und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java}, doi = {10.26205/opus-2144}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21443}, pages = {IV, 123}, year = {2018}, abstract = {Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung fernwirk- und stationsleittechnischer Vorg{\"a}nge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der {\"U}bertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende fernwirk- und stationsleittechnische Vorg{\"a}nge ausl{\"o}sen. In Melderichtung sind spontane Prozess{\"a}nderungen oder durch Steuervorg{\"a}nge ausgel{\"o}ste {\"A}nderungen durch Generierung und {\"U}bertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung k{\"o}nnen durch eine IEC 60870-5-104 Kommunikation ausgel{\"o}ste Vorg{\"a}nge innerhalb eines Fernwirkger{\"a}tes sowie anhand einer Prozesssimulation demonstriert werden.}, language = {de} } @phdthesis{GrimmWojtok2017, type = {Master Thesis}, author = {Grimm, David and Wojtok, Andreas J.}, title = {Konzeptionierung und Realisierung eines Multiagentensystems am Beispiel des Projektes InMachine}, doi = {10.26205/opus-2140}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21408}, pages = {110}, year = {2017}, abstract = {Unternehmen stehen auf Grund von Globalisierung, Konkurrenzdruck und immer schneller agierenden Märkten vor der Herausforderung auf diese Veränderungen flexibel reagieren zu m{\"u}ssen. Unternehmen die sich schnell auf Marktveränderungen einstellen können haben einen Wettbewerbsvorteil der beibehalten werden muss. Beim verarbeitenden Gewerbe resultiert das in einer Optimierung der Produktionsplanung- und Steuerung. Um eine Optimierung der Produktionsplanung- und Steuerung vornehmen zu können muss zunächst Einblick in diese zur Verf{\"u}gung stehen. Kleinen und mittelständischen Unternehmen (KMUs) sind in der Regel nicht in der Lage die Kosten und Komplexität von Softwarelösungen von Herstellern wie Siemens, Dassault, oder SAP zu handhaben. Aufgrund dessen ist es notwendig Softwarelösungen anzubieten die genau auf das Einsatzszenario in KMUs zugeschnitten sind. Ziel dieser Arbeit ist das Erstellen einer Softwarelösung, um eine Optimierung der Produktionsplanung- und Steuerung zu ermöglichen, durch Einblick und R{\"u}ckmeldung der Produktionsprozesse. Um dieses Ziel zu erreichen wurden zunächst Anforderungen an das Gesamtsystem gestellt. Diese Anforderungen fließen in das zu erstellende Softwarekonzept ein. Beim Softwarekonzept wurde besonders auf die lose Koppelung der Komponenten und der flexiblen Kommunikation geachtet, dadurch ist es möglich das Softwarekonzept zukunftssicher aufzustellen und das nachträgliche Erweitern der Software zu ermöglichen. Durch die Anforderung an Unternehmen flexibel auf Marktveränderungen reagieren zu können resultiert auch die Anforderung an die eingesetzte Software flexibel auf neue Gegebenheiten angepasst werden zu können. Wird diese Anpassbarkeit bereits beim Softwarekonzept ber{\"u}cksichtigt können Änderungen einfacher, robuster, und zu geringeren Kosten realisiert werden. Nach der Erstellung des Softwarekonzeptes wurde dieses prototypisch Implementiert. Dieses Vorgehen sichert die Qualität und Konsistenz des Softwarekonzeptes ab. Abschließend wird eine Zusammenfassung gegeben, ein Fazit gezogen und ein Ausblick gewährt.}, language = {de} } @phdthesis{Heimann2017, type = {Master Thesis}, author = {Heimann, Andr{\´e}}, title = {Entwicklung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21069}, pages = {104}, year = {2017}, abstract = {Die Masterthesis Entwicklung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java umfasst die Programmierung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen. Dabei wird im Rahmen dieser Arbeit ein der Norm IEC 60870-5-104 entsprechender Client entwickelt. Dieser Client regelt mittels einer Schnittstelle die Kommunikation zwischen einer Benutzeroberfl{\"a}che und einem Fernwirkger{\"a}t. Die Benutzeroberfl{\"a}che ist f{\"u}r einfache Schaltanlagen parametrierbar. Pr{\"u}fprozeduren sorgen f{\"u}r einen reibungslosen Kommunikationsfluss. In Melderichtung werden die empfangenen Informationen genutzt, um ein Prozesszustandsbild der Schaltanlage zu erstellen. In Befehlsrichtung k{\"o}nnen Sollwerte und Doppelbefehle abgesetzt werden. Zum Ausbau der Datensicherung k{\"o}nnen die Parameter in einer Datenbanksicherung angelegt werden. Mit der mobilen SCADA-Einheit kann mit einem Fernwirkger{\"a}t eines beliebigen Herstellers {\"u}ber die Norm IEC 60870-5-104 kommuniziert werden und diese als Displaysteuerung eingesetzt werden.}, language = {de} }