@phdthesis{Tijani2020, type = {Bachelor Thesis}, author = {Tijani, Sofiene}, title = {VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus}, doi = {10.26205/opus-2997}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974}, pages = {61}, year = {2020}, abstract = {Im Rahmen dieser Arbeit werden digitale Schaltungen f{\"u}r die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese f{\"u}r die Entwicklung eines kompakten Winkelsensors ben{\"o}tigt werden, wird f{\"u}r die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. F{\"u}r die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard {\"u}berpr{\"u}ft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung {\"u}ber einen weiten Arbeitsbereich verifiziert.}, language = {de} } @phdthesis{Yigit2022, type = {Bachelor Thesis}, author = {Yigit, Alperen}, title = {Temperaturstabile Bandgap-Spannungsreferenz mit stabilisiertem Differenzverst{\"a}rker mit einer Referenzspannung von 1,2 V f{\"u}r die Verwendung in einem synchronen Buck-Konverter}, doi = {10.26205/opus-3196}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31969}, pages = {79}, year = {2022}, abstract = {In dieser Arbeit wird eine temperaturstabile Bandgap-Spannungsreferenzschaltung (dt. Bandabstandsreferenz) mit stabilisiertem Differenzverst{\"a}rker f{\"u}r einen synchronen Buck-Konverter (dt. Abw{\"a}rtswandler) entwickelt, welcher eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt. Die Bandgap-Spannungsreferenzschaltung ist eine von vielen ben{\"o}tigten Komponenten des synchronen Buck-Konverters, welche im Rahmen dieser Arbeit entwickelt wurde und in die Schaltung des Buck-Konverters integriert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung der Spannungsreferenz wird das Programm ,,Virtuoso 6.1-64b" des Softwareherstellers ,,Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.}, language = {de} } @phdthesis{Battai2022, type = {Bachelor Thesis}, author = {Battai, Abdallah}, title = {Steuerung eines Keithley 2400 Sourcemeters {\"u}ber eine RS-232 Schnittstelle mit Hilfe von SCPI Befehlen}, doi = {10.26205/opus-3297}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32977}, pages = {46}, year = {2022}, abstract = {Control of a Keithley 2400 Sourcemeters via an RS-232 Interface using SCPI Commands}, language = {de} } @phdthesis{Ben Slimane2023, type = {Bachelor Thesis}, author = {Ben Slimane, Nader}, title = {Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers}, doi = {10.26205/opus-3369}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33698}, pages = {61}, year = {2023}, abstract = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet.}, language = {de} } @phdthesis{Koers2024, type = {Master Thesis}, author = {Koers, Lars}, title = {Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs}, doi = {10.26205/opus-3803}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039}, pages = {136}, year = {2024}, abstract = {This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.}, language = {en} } @phdthesis{Samdouni2023, type = {Bachelor Thesis}, author = {Samdouni, Fouzya}, title = {Realisierung einer UART zur CAN Kommunikationsbr{\"u}cke mit Hilfe eines STM32 ARM Microcontrollers}, doi = {10.26205/opus-3766}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664}, pages = {79}, year = {2023}, abstract = {Diese Bachelorarbeit besch{\"a}ftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbr{\"u}cke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern {\"u}ber UART und CAN zu erm{\"o}glichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfl{\"a}che mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie erm{\"o}glichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die {\"U}berwachung der Signale {\"u}ber ein Oszilloskop konnte die ordnungsgem{\"a}ße Daten{\"u}bertragung festgestellt werden. Die Arbeit pr{\"a}sentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbr{\"u}cke erfolgreich realisiert wurde und die Daten{\"u}bertragung zuverl{\"a}ssig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationsl{\"o}sungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv f{\"u}r die Realisierung von Kommunikationsbr{\"u}cken eingesetzt werden k{\"o}nnen. Dieses Projekt er{\"o}ffnet M{\"o}glichkeiten f{\"u}r zuk{\"u}nftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.}, language = {de} } @phdthesis{Smaalia2023, type = {Bachelor Thesis}, author = {Smaalia, Mohamed Mansour}, title = {Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessger{\"a}t mit SCPI-Schnittstelle}, doi = {10.26205/opus-3669}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36698}, pages = {80}, year = {2023}, abstract = {Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessger{\"a}t verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabh{\"a}ngigen ADC Kan{\"a}len verwendet. Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empf{\"a}ngt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgef{\"u}hrt.}, language = {de} } @phdthesis{Carpisan2022, type = {Bachelor Thesis}, author = {Carpisan, {\"U}mm{\"u}han}, title = {Programmierung eines ESP32-Mikrocontrollers zur {\"U}berwachung einer Batteriespannung {\"u}ber die LoRaWAN Funktechnologie}, doi = {10.26205/opus-3326}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33268}, pages = {100}, year = {2022}, abstract = {Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32- Mikrocontrollers, der LoRaWAN-Kommunikationsf{\"a}hig ist und Spannungswerte an einer Batterie {\"u}berwacht. Dabei erm{\"o}glicht es die Programmierung des ESP32, die Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt {\"u}ber einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzger{\"a}t und eine Leiterplatte benutzt. Hierbei wurde die Spannung {\"u}ber einen ADC eingelesen und {\"u}ber LoRaWAN an den Netzwerkserver weitergeleitet.}, language = {de} } @phdthesis{Noss2024, type = {Bachelor Thesis}, author = {Noss, Julian}, title = {Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung}, doi = {10.26205/opus-3798}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984}, pages = {82}, year = {2024}, abstract = {In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Daf{\"u}r werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur {\"U}berpr{\"u}fung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgef{\"u}hrt und der Ausgang {\"u}ber einen DAC mit einem Oszilloskop gemessen.}, language = {de} } @incollection{H{\"o}ttgerIgelSpinczyk2017, author = {H{\"o}ttger, Robert and Igel, Burkhard and Spinczyk, Olaf}, title = {On reducing busy waiting in AUTOSAR via task-release-delta-based runnable reordering}, series = {Proceedings of the 2017 Design, Automation \& Tes in Europe (DATE) : 27-31 March 2017, Swisstech, Lausanne, Switzerland}, publisher = {IEEE}, address = {Piscataway, NJ}, pages = {1510 -- 1515}, year = {2017}, language = {en} } @phdthesis{Schreiter2023, type = {Bachelor Thesis}, author = {Schreiter, Lucas}, title = {Konzepte zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors}, doi = {10.26205/opus-3393}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33932}, pages = {80}, year = {2023}, abstract = {Diese Arbeit besch{\"a}ftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverl{\"a}ssigkeit der Detektordaten zu gew{\"a}hrleisten, m{\"u}ssen die elektronischen Systeme robust und fehlertolerant gegen{\"u}ber einer strahlenbelasteten Umgebung sein. Zum einen wird die M{\"o}glichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur Fehlerbereinigung des FPGA Konfigurationsspeichers n{\"a}her vorgestellt. Es wurde ein Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit der Anwendung von TMR auf den MOPS-HUB Entwurf besch{\"a}ftigt. Es wurden Tools entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren und bei der Validierung unterst{\"u}tzen.}, language = {de} } @phdthesis{Nurullah2019, type = {Bachelor Thesis}, author = {Nurullah, {\"O}zkan}, title = {Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle}, doi = {10.26205/opus-3065}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651}, pages = {108}, year = {2019}, abstract = {In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erl{\"a}utert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und f{\"u}r die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 {\"u}ber das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine f{\"u}r die Platzierung der ben{\"o}tigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zun{\"a}chst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Daten{\"u}bertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops {\"u}berwacht und analysiert.}, language = {de} } @phdthesis{Ben Hamouda2022, type = {Bachelor Thesis}, author = {Ben Hamouda, Omar}, title = {Konfiguration eines STM32-Mikrocontrollers als ein-stellbare Referenzspannungsquelle mit SCPI-Schnittstelle}, doi = {10.26205/opus-3289}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32890}, pages = {73}, year = {2022}, abstract = {Konfiguration eines STM32-Mikrocontrollers als einstellbare Referenzspannungsquelle mit SCPI-Schnittstelle}, language = {de} } @phdthesis{Kiyak2021, type = {Bachelor Thesis}, author = {Kiyak, Mehmet}, title = {Konfiguration einer GNU RISC-V Toolchain f{\"u}r die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE}, doi = {10.26205/opus-3123}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31230}, pages = {81}, year = {2021}, abstract = {Diese Arbeit besch{\"a}ftigt sich mit der Konfiguration der GNU RISC-V Toolchain f{\"u}r die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung. In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain f{\"u}r die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu geh{\"o}rt das Linker-Script, die Vektortabelle und der Startcode.}, language = {de} } @phdthesis{Br{\"u}nger2020, type = {Master Thesis}, author = {Br{\"u}nger, Fabian}, title = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register}, doi = {10.26205/opus-2998}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988}, pages = {150}, year = {2020}, abstract = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.}, language = {de} } @phdthesis{Tas2023, type = {Bachelor Thesis}, author = {Tas, Yunus}, title = {H{\"a}rtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler}, doi = {10.26205/opus-3727}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37271}, pages = {71}, year = {2023}, abstract = {In dieser Arbeit wird die Strahlenh{\"a}rtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollst{\"a}ndig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgef{\"u}hrt, in dem die tats{\"a}chliche Funktion der Voter durch Injektion von Single Event Upsets gepr{\"u}ft wird.}, language = {de} } @phdthesis{Mneja2022, type = {Bachelor Thesis}, author = {Mneja, Mehdi}, title = {FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function}, doi = {10.26205/opus-3327}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33271}, year = {2022}, abstract = {Physical Unclonable Functions (PUFs) sind Schaltkreisprimitive, die abh{\"a}ngig von den unkontrollierbaren Schwankungen im Herstellungsprozess chip-spezifische und einzigartige Ausgaben erzeugen. Diese kosteng{\"u}nstigen und hocheffizienten Strukturen haben eine breite Palette von Anwendungsbereichen einschließlich Authentifizierung, Schl{\"u}sselgenerierung und IP-Schutz. In dieser Arbeit geht es um die FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function, die mit dem Yosys-Framework auf einem Gatemate FPGA der Firma Cologne Chip implementiert werden soll.}, language = {de} } @phdthesis{Karmadi2022, type = {Bachelor Thesis}, author = {Karmadi, Idriss}, title = {FPGA Implementierung einer SRAM basierten Physically Unclonable Function}, address = {Dortmund}, doi = {10.26205/opus-3293}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32932}, pages = {63}, year = {2022}, abstract = {Die vorliegende Arbeit befasst sich mit der FPGA Implementierung einer SRAM basierten Physically Unclonable Function, welche unter Verwendung der Synthesesoftware Yosys umgesetzt werden soll. Nach einer notwendigen Einf{\"u}hrung in das GateMate FPGA 1A1 wird ein umfassender {\"U}berblick auf ein Block RAM (BRAM) gegeben. Basierend auf der VHDL Sprache wird ein Modul erstellt, das aus verschiedenen Untermodulen besteht, um die Daten des BRAMs {\"u}ber eine serielle Schnittstelle zu transferieren. Als Ergebnis werden die Daten ausgelesen und ausgewertet.}, language = {de} } @phdthesis{Drissi El Bouzaidi2023, type = {Master Thesis}, author = {Drissi El Bouzaidi, Achraf}, title = {Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise}, doi = {10.26205/opus-3368}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685}, pages = {148}, year = {2023}, abstract = {Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und {\"U}berpr{\"u}fung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gem{\"a}ß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden k{\"o}nnen. Der Hauptbestandteil besch{\"a}ftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur {\"U}berpr{\"u}fung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testf{\"a}llen und einer Zusammenfassung der Ergebnisse.}, language = {de} } @phdthesis{Eroglu2023, type = {Bachelor Thesis}, author = {Eroglu, Oguz}, title = {Entwurf von Leiterplatten f{\"u}r die Versorgung und Auslesung eines optischen Winkelgebers}, doi = {10.26205/opus-3352}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527}, pages = {66}, year = {2023}, abstract = {Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer f{\"u}r die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde {\"u}berarbeitet und es wurden zwei Auslesekan{\"a}le der Poldi Platine implementiert und getestet. F{\"u}r die Ausg{\"a}nge der Spannungsversorgung auf der ersten Platine werden Terminalbl{\"o}cke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekan{\"a}len des Poldi- Sensors k{\"o}nnen damit verbunden werden, um versorgt zu werden.}, language = {de} }