@phdthesis{Thabti2024,
  type      = {Bachelor Thesis},
  author    = {Thabti, Amine},
  title     = {Entwicklung eines synchronen stromgef{\"u}hrten DC/DC-Abw{\"a}rtswandlers f{\"u}r eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A},
  doi       = {10.26205/opus-3806},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38065},
  pages     = {65},
  year      = {2024},
  abstract  = {Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abw{\"a}rtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse {\"u}ber seine Leistungsf{\"a}higkeit, Stabilit{\"a}t und Zuverl{\"a}ssigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerst{\"a}nde sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gew{\"u}nschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen. Die Durchf{\"u}hrung von AC-Analysen, insbesondere im Bode-Diagramm, erm{\"o}glicht eine genaue Absch{\"a}tzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor f{\"u}r die Stabilit{\"a}t des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf {\"A}nderungen reagieren kann, ohne in instabile Zust{\"a}nde zu geraten. Ein stabiler Regelkreis ist f{\"u}r eine zuverl{\"a}ssige Leistung und eine effektive Regelung unerl{\"a}sslich. Insgesamt verdeutlicht die Analyse des Abw{\"a}rtswandlers als Teil eines Regelkreises die komplexen Zusammenh{\"a}nge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilit{\"a}t. Durch eine sorgf{\"a}ltige Abstimmung und Optimierung dieser Parameter k{\"o}nnen robuste und zuverl{\"a}ssige Stromversorgungsl{\"o}sungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden. Dar{\"u}ber hinaus bietet die stromgef{\"u}hrte Regelung im Vergleich zur spannungsgef{\"u}hrten Regelung mehrere Vorteile. Sie erm{\"o}glicht eine verbesserte Stabilit{\"a}t, eine bessere Dynamik und eine geringere Empfindlichkeit gegen{\"u}ber Last{\"a}nderungen. In einigen Anwendungen kann die stromgef{\"u}hrte Regelung auch einfacher zu implementieren sein.},
  language  = {de}
}
@phdthesis{Koers2024,
  type      = {Master Thesis},
  author    = {Koers, Lars},
  title     = {Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs},
  doi       = {10.26205/opus-3803},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039},
  pages     = {136},
  year      = {2024},
  abstract  = {This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.},
  language  = {en}
}
@phdthesis{Noss2024,
  type      = {Bachelor Thesis},
  author    = {Noss, Julian},
  title     = {Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung},
  doi       = {10.26205/opus-3798},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984},
  pages     = {82},
  year      = {2024},
  abstract  = {In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Daf{\"u}r werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur {\"U}berpr{\"u}fung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgef{\"u}hrt und der Ausgang {\"u}ber einen DAC mit einem Oszilloskop gemessen.},
  language  = {de}
}
@phdthesis{Samdouni2023,
  type      = {Bachelor Thesis},
  author    = {Samdouni, Fouzya},
  title     = {Realisierung einer UART zur CAN Kommunikationsbr{\"u}cke mit Hilfe eines STM32 ARM Microcontrollers},
  doi       = {10.26205/opus-3766},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664},
  pages     = {79},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit besch{\"a}ftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbr{\"u}cke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern {\"u}ber UART und CAN zu erm{\"o}glichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfl{\"a}che mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie erm{\"o}glichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die {\"U}berwachung der Signale {\"u}ber ein Oszilloskop konnte die ordnungsgem{\"a}ße Daten{\"u}bertragung festgestellt werden. Die Arbeit pr{\"a}sentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbr{\"u}cke erfolgreich realisiert wurde und die Daten{\"u}bertragung zuverl{\"a}ssig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationsl{\"o}sungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv f{\"u}r die Realisierung von Kommunikationsbr{\"u}cken eingesetzt werden k{\"o}nnen. Dieses Projekt er{\"o}ffnet M{\"o}glichkeiten f{\"u}r zuk{\"u}nftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.},
  language  = {de}
}
@phdthesis{Matekeu Fokwa2023,
  type      = {Bachelor Thesis},
  author    = {Matekeu Fokwa, Oriane},
  title     = {Auslesung und Steuerung eines Oszilloskops mit SCPI-Befehlen {\"u}ber Ethernet unter Verwendung der LXI-Bibliothek},
  doi       = {10.26205/opus-3745},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37454},
  pages     = {64},
  year      = {2023},
  abstract  = {Die Fernsteuerung und Datenerfassung von Oszilloskopen {\"u}ber Ethernet ist ein relevantes Thema f{\"u}r die Optimierung von Messaufbauten. Das Ziel dieses Projekts besteht darin, eine benutzerfreundliche Anwendung zu entwickeln, die es erm{\"o}glicht, ein Oszilloskop {\"u}ber Ethernet anzusteuern und Messdaten abzurufen. Um dieses Ziel zu erreichen, sind mehrere Schritte erforderlich. Zun{\"a}chst wird eine virtuelle Maschine mit der Linux-Distribution Ubuntu eingerichtet. Anschließend wird die Entwicklungsumgebung Qt Creator installiert. Weiterhin wird die Bibliothek LXI (LAN eXtensions for Instrumentation) [4] installiert. Schließlich werden die Programmiersprache C und die SPCI (Standard Commands for Programmable Instruments [10]) -Befehlsdefinitionen in Qt Creator verwendet, um die gew{\"u}nschte Aufgabe auszuf{\"u}hren. Der entwickelte Code wird getestet, indem das Oszilloskop {\"u}ber Ethernet mit der virtuellen Maschine verbunden wird. Am Ende dieses Projekts wird es m{\"o}glich sein, verschiedene Daten eines Referenzsignals automatisch und aus der Ferne zu messen. Dies erm{\"o}glicht die flexible Fernsteuerung und Datenabfrage von Oszilloskopen {\"u}ber ein Netzwerk, wodurch eine effiziente Erfassung und Analyse von Messdaten erm{\"o}glicht wird.},
  language  = {de}
}
@phdthesis{Tas2023,
  type      = {Bachelor Thesis},
  author    = {Tas, Yunus},
  title     = {H{\"a}rtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler},
  doi       = {10.26205/opus-3727},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37271},
  pages     = {71},
  year      = {2023},
  abstract  = {In dieser Arbeit wird die Strahlenh{\"a}rtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollst{\"a}ndig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgef{\"u}hrt, in dem die tats{\"a}chliche Funktion der Voter durch Injektion von Single Event Upsets gepr{\"u}ft wird.},
  language  = {de}
}
@phdthesis{Boukhriss2023,
  type      = {Bachelor Thesis},
  author    = {Boukhriss, Ihssen},
  title     = {Entwurf eines Aufsteckmoduls f{\"u}r ein STM32 Nucleo Mikrocontroller Board mit einem 3,3V und 1,2V CAN-Transceiver},
  doi       = {10.26205/opus-3693},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36932},
  pages     = {62},
  year      = {2023},
  abstract  = {Das hochgeladene Dokument ist ein Bericht zur Bachelorarbeit. Der Bericht dokumentiert die Erstellung sowie die Bearbeitung des Projekts, wobei am Ende die Ergebnisse gegeben und diskutiert werden.},
  language  = {de}
}
@phdthesis{Smaalia2023,
  type      = {Bachelor Thesis},
  author    = {Smaalia, Mohamed Mansour},
  title     = {Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessger{\"a}t mit SCPI-Schnittstelle},
  doi       = {10.26205/opus-3669},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36698},
  pages     = {80},
  year      = {2023},
  abstract  = {Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessger{\"a}t verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabh{\"a}ngigen ADC Kan{\"a}len verwendet. Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empf{\"a}ngt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgef{\"u}hrt.},
  language  = {de}
}
@phdthesis{Biermann2023,
  type      = {Bachelor Thesis},
  author    = {Biermann, Raphael},
  title     = {Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation f{\"u}r die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache f{\"u}r Memory-Testalgorithmen},
  doi       = {10.26205/opus-3394},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33948},
  pages     = {76},
  year      = {2023},
  abstract  = {Memory-Testalgorithmen k{\"o}nnen in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- r{\"u}cksichtigen. Nach einer Grammatikerweiterung k{\"o}nnen Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die f{\"u}r eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der urspr{\"u}nglichen Spezifikation der Testalgorithmen erkannt. Es werden Konzepte f{\"u}r die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterst{\"u}tzt die Generierung von Assertions f{\"u}r March, SCAN und MATS Algorithmen mit beliebiger L{\"a}nge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling ber{\"u}cksichtigt werden muss. Abschließend werden n{\"o}tige {\"A}nderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterst{\"u}tzung weiterer Test- algorithmen erm{\"o}glichen.},
  language  = {de}
}
@phdthesis{Schreiter2023,
  type      = {Bachelor Thesis},
  author    = {Schreiter, Lucas},
  title     = {Konzepte zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors},
  doi       = {10.26205/opus-3393},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33932},
  pages     = {80},
  year      = {2023},
  abstract  = {Diese Arbeit besch{\"a}ftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverl{\"a}ssigkeit der Detektordaten zu gew{\"a}hrleisten, m{\"u}ssen die elektronischen Systeme robust und fehlertolerant gegen{\"u}ber einer strahlenbelasteten Umgebung sein. Zum einen wird die M{\"o}glichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur Fehlerbereinigung des FPGA Konfigurationsspeichers n{\"a}her vorgestellt. Es wurde ein Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit der Anwendung von TMR auf den MOPS-HUB Entwurf besch{\"a}ftigt. Es wurden Tools entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren und bei der Validierung unterst{\"u}tzen.},
  language  = {de}
}
@phdthesis{Yaman2023,
  type      = {Bachelor Thesis},
  author    = {Yaman, Nurullah},
  title     = {Entwurf eines Testsystems zur Charakterisierung der Komponenten des Monitoring of Pixel System Chips im ATLAS Pixeldetektor am LHC},
  doi       = {10.26205/opus-3370},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33700},
  pages     = {89},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalit{\"a}t getestet und charakterisiert werden.},
  language  = {de}
}
@phdthesis{Ben Slimane2023,
  type      = {Bachelor Thesis},
  author    = {Ben Slimane, Nader},
  title     = {Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers},
  doi       = {10.26205/opus-3369},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33698},
  pages     = {61},
  year      = {2023},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet.},
  language  = {de}
}
@phdthesis{Drissi El Bouzaidi2023,
  type      = {Master Thesis},
  author    = {Drissi El Bouzaidi, Achraf},
  title     = {Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise},
  doi       = {10.26205/opus-3368},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685},
  pages     = {148},
  year      = {2023},
  abstract  = {Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und {\"U}berpr{\"u}fung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gem{\"a}ß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden k{\"o}nnen. Der Hauptbestandteil besch{\"a}ftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur {\"U}berpr{\"u}fung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testf{\"a}llen und einer Zusammenfassung der Ergebnisse.},
  language  = {de}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3361},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33610},
  pages     = {80},
  year      = {2023},
  abstract  = {In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Kobyaoglu2023,
  type      = {Bachelor Thesis},
  author    = {Kobyaoglu, Ferhan},
  title     = {Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Transimpedanzverst{\"a}rkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung},
  doi       = {10.26205/opus-3354},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33545},
  pages     = {133},
  year      = {2023},
  abstract  = {Diese Bachelorthesis beschreibt die Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Tranzimpedanzverst{\"a}rkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung. Dazu wurde zun{\"a}chst f{\"u}r den Testchip, auf dem sich die verschiedenen Dioden mit unterschiedlichen Polarisationsfiltern und der Transimpedanzverst{\"a}rker befinden, eine passende Leiterplatte mittels Altium Designer entworfen. Mithilfe dieser Leiterplatte konnten Messungen durchgef{\"u}hrt werden, um festzustellen, ob diese Technologie f{\"u}r die Verwendung als optischer Winkelsensor geeignet ist.},
  language  = {de}
}
@phdthesis{Salkovic2023,
  type      = {Master Thesis},
  author    = {Salkovic, Edis},
  title     = {Entwicklung eines Mixed-Signal-Frontends f{\"u}r die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich},
  doi       = {10.26205/opus-3359},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597},
  pages     = {109},
  year      = {2023},
  abstract  = {Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine best{\"u}ckt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx best{\"u}ckt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die f{\"u}r die Ansteuerung der ADCs und DACs verwendet werden k{\"o}nnen. Die Aufgabe dieser Masterthesis besteht darin die Software f{\"u}r den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden k{\"o}nnen. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gel{\"o}st werden, sodass alle gew{\"u}nschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde {\"u}berarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.},
  language  = {de}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3357},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33576},
  pages     = {80},
  year      = {2023},
  abstract  = {Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Eroglu2023,
  type      = {Bachelor Thesis},
  author    = {Eroglu, Oguz},
  title     = {Entwurf von Leiterplatten f{\"u}r die Versorgung und Auslesung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3352},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527},
  pages     = {66},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer f{\"u}r die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde {\"u}berarbeitet und es wurden zwei Auslesekan{\"a}le der Poldi Platine implementiert und getestet. F{\"u}r die Ausg{\"a}nge der Spannungsversorgung auf der ersten Platine werden Terminalbl{\"o}cke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekan{\"a}len des Poldi- Sensors k{\"o}nnen damit verbunden werden, um versorgt zu werden.},
  language  = {de}
}
@phdthesis{Nacer2022,
  type      = {Bachelor Thesis},
  author    = {Nacer, Mohammed},
  title     = {Entwurf einer DCM-Schaltung f{\"u}r die Verbesserung der Effizienz eines synchronen Abw{\"a}rtswandlers bei niedrigen Laststr{\"o}men},
  doi       = {10.26205/opus-3328},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33286},
  pages     = {56},
  year      = {2022},
  language  = {de}
}
@phdthesis{Mneja2022,
  type      = {Bachelor Thesis},
  author    = {Mneja, Mehdi},
  title     = {FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function},
  doi       = {10.26205/opus-3327},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33271},
  year      = {2022},
  abstract  = {Physical Unclonable Functions (PUFs) sind Schaltkreisprimitive, die abh{\"a}ngig von den unkontrollierbaren Schwankungen im Herstellungsprozess chip-spezifische und einzigartige Ausgaben erzeugen. Diese kosteng{\"u}nstigen und hocheffizienten Strukturen haben eine breite Palette von Anwendungsbereichen einschließlich Authentifizierung, Schl{\"u}sselgenerierung und IP-Schutz. In dieser Arbeit geht es um die FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function, die mit dem Yosys-Framework auf einem Gatemate FPGA der Firma Cologne Chip implementiert werden soll.},
  language  = {de}
}
@phdthesis{Carpisan2022,
  type      = {Bachelor Thesis},
  author    = {Carpisan, {\"U}mm{\"u}han},
  title     = {Programmierung eines ESP32-Mikrocontrollers zur {\"U}berwachung einer Batteriespannung {\"u}ber die LoRaWAN Funktechnologie},
  doi       = {10.26205/opus-3326},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33268},
  pages     = {100},
  year      = {2022},
  abstract  = {Im Rahmen dieser Abschlussarbeit wird die Kommunikation in LoRaWAN Funktechnologie getestet. Der Fokus ist hier die Programmierung eines ESP32- Mikrocontrollers, der LoRaWAN-Kommunikationsf{\"a}hig ist und Spannungswerte an einer Batterie {\"u}berwacht. Dabei erm{\"o}glicht es die Programmierung des ESP32, die Nutzdaten an einen Netzwerkserver zu senden. Der Abruf der Informationen erfolgt {\"u}ber einen Internetzugriff auf den Netzwerkserver. Zum Test wurde ein Labornetzger{\"a}t und eine Leiterplatte benutzt. Hierbei wurde die Spannung {\"u}ber einen ADC eingelesen und {\"u}ber LoRaWAN an den Netzwerkserver weitergeleitet.},
  language  = {de}
}
@phdthesis{Battai2022,
  type      = {Bachelor Thesis},
  author    = {Battai, Abdallah},
  title     = {Steuerung eines Keithley 2400 Sourcemeters {\"u}ber eine RS-232 Schnittstelle mit Hilfe von SCPI Befehlen},
  doi       = {10.26205/opus-3297},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32977},
  pages     = {46},
  year      = {2022},
  abstract  = {Control of a Keithley 2400 Sourcemeters via an RS-232 Interface using SCPI Commands},
  language  = {de}
}
@phdthesis{Karmadi2022,
  type      = {Bachelor Thesis},
  author    = {Karmadi, Idriss},
  title     = {FPGA Implementierung einer SRAM basierten Physically Unclonable Function},
  address   = {Dortmund},
  doi       = {10.26205/opus-3293},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32932},
  pages     = {63},
  year      = {2022},
  abstract  = {Die vorliegende Arbeit befasst sich mit der FPGA Implementierung einer SRAM basierten Physically Unclonable Function, welche unter Verwendung der Synthesesoftware Yosys umgesetzt werden soll. Nach einer notwendigen Einf{\"u}hrung in das GateMate FPGA 1A1 wird ein umfassender {\"U}berblick auf ein Block RAM (BRAM) gegeben. Basierend auf der VHDL Sprache wird ein Modul erstellt, das aus verschiedenen Untermodulen besteht, um die Daten des BRAMs {\"u}ber eine serielle Schnittstelle zu transferieren. Als Ergebnis werden die Daten ausgelesen und ausgewertet.},
  language  = {de}
}
@phdthesis{Ben Hamouda2022,
  type      = {Bachelor Thesis},
  author    = {Ben Hamouda, Omar},
  title     = {Konfiguration eines STM32-Mikrocontrollers als ein-stellbare Referenzspannungsquelle mit SCPI-Schnittstelle},
  doi       = {10.26205/opus-3289},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32890},
  pages     = {73},
  year      = {2022},
  abstract  = {Konfiguration eines STM32-Mikrocontrollers als einstellbare Referenzspannungsquelle mit SCPI-Schnittstelle},
  language  = {de}
}
@phdthesis{Gasmi2022,
  type      = {Bachelor Thesis},
  author    = {Gasmi, Amine},
  title     = {Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator},
  doi       = {10.26205/opus-3282},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32825},
  pages     = {29},
  year      = {2022},
  abstract  = {Die Bachelorthesis besch{\"a}ftigt sich mit dem Entwurf eines Tiefsetzstellers in einer 180nm CMOS Technologie. Der Fokus liegt auf der Umsetzung einer Regelung, die auf einem Hysterese Verfahren beruht und daf{\"u}r sorgt, dass der Tiefsetzsteller die erforderliche Ausgangsspannung unabh{\"a}ngig von St{\"o}rparametern erreicht. Zwei verschiedene Verfahren, die auf einer Welligkeitsinjektionstechnik beruhen, werden vorgestellt und untersucht. Der Tiefsetzsteller wird f{\"u}r eine gegebene Spezifikation ausgelegt und es werden beide Ans{\"a}tze der Hysterese-Regelung umgesetzt und mit Hilfe der Simulationsresultate verifiziert},
  language  = {de}
}
@phdthesis{Yigit2022,
  type      = {Bachelor Thesis},
  author    = {Yigit, Alperen},
  title     = {Temperaturstabile Bandgap-Spannungsreferenz mit stabilisiertem Differenzverst{\"a}rker mit einer Referenzspannung von 1,2 V f{\"u}r die Verwendung in einem synchronen Buck-Konverter},
  doi       = {10.26205/opus-3196},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31969},
  pages     = {79},
  year      = {2022},
  abstract  = {In dieser Arbeit wird eine temperaturstabile Bandgap-Spannungsreferenzschaltung (dt. Bandabstandsreferenz) mit stabilisiertem Differenzverst{\"a}rker f{\"u}r einen synchronen Buck-Konverter (dt. Abw{\"a}rtswandler) entwickelt, welcher eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt. Die Bandgap-Spannungsreferenzschaltung ist eine von vielen ben{\"o}tigten Komponenten des synchronen Buck-Konverters, welche im Rahmen dieser Arbeit entwickelt wurde und in die Schaltung des Buck-Konverters integriert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung der Spannungsreferenz wird das Programm ,,Virtuoso 6.1-64b" des Softwareherstellers ,,Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Kiyak2021,
  type      = {Bachelor Thesis},
  author    = {Kiyak, Mehmet},
  title     = {Konfiguration einer GNU RISC-V Toolchain f{\"u}r die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE},
  doi       = {10.26205/opus-3123},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31230},
  pages     = {81},
  year      = {2021},
  abstract  = {Diese Arbeit besch{\"a}ftigt sich mit der Konfiguration der GNU RISC-V Toolchain f{\"u}r die erste Programmierung des Entwicklungsboards Sipeed Longan Nano in der Eclipse Entwicklungsumgebung. In diesem Zusammenhang wurde der Aufbau eines Mikrocontrollers, der Ablauf der Erstellung von Software und die Konfiguration der GNU RISC-V Toolchain f{\"u}r die Programmierung der RGB LED des Entwicklungsboards beschrieben. Dazu geh{\"o}rt das Linker-Script, die Vektortabelle und der Startcode.},
  language  = {de}
}
@phdthesis{Karaarslan2021,
  type      = {Bachelor Thesis},
  author    = {Karaarslan, Remzi},
  title     = {Automatisierte messtechnische Charakterisierung eines Time-to-Digital Converters f{\"u}r eine Time-of-Flight Anwendung},
  doi       = {10.26205/opus-3101},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31017},
  year      = {2021},
  abstract  = {In dieser Bachelorarbeit wird ein Time-to-Digital Converter f{\"u}r eine Time-of-Flight Anwendung untersucht und durch Messungen charakterisiert. Der Time-to-Digital Converter, der von zwei ehemaligen Studenten der Fachhochschule Dortmund entwickelt wurde, ist daf{\"u}r zust{\"a}ndig, die temperaturbedingte {\"A}nderung der Einschaltverz{\"o}gerung der Lichtquelle, die w{\"a}hrend den Signalaufnahmen einer Time-of-Flight Kamera entsteht, zu erfassen und die entstandenen Verz{\"o}gerungen zu korrigieren. Die Aufgabe dieser Arbeit ist es, den entwickelten Testchip mit einer vorentwickelten Platine von Elmos Semiconductor SE zu analysieren und zu {\"u}berpr{\"u}fen, ob der Testchip ordnungsgem{\"a}ß funktioniert. Um den Testchip so aussagekr{\"a}ftig wie m{\"o}glich zu testen, wird unter Einbindung der Programmiersoftware Qt der Test des TDC automatisiert.},
  language  = {de}
}
@phdthesis{Bouroumiya2021,
  type      = {Master Thesis},
  author    = {Bouroumiya, Reda},
  title     = {Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators f{\"u}r eine CAN Bittiming Einheit in 65nm CMOS Technologie},
  doi       = {10.26205/opus-3071},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30711},
  pages     = {122},
  year      = {2021},
  abstract  = {Diese Arbeit behandelt den Entwurf und die Implementierung einer Frequenzregelung f{\"u}r den analogen Relaxationsoszillator des im Kontrollsystem des ATLAS-Pixeldetektors eingesetzten CANakari-Controllers des MOPS Chips. Bestehend aus einem Pulsz{\"a}hler, einem PID-Regler, Phasenfehler-Register und einem Control-FSM-Modul, wird das Regelsystem mit dem digital-gesteuerten analogen Oszillator und der Bittiming-Logik verdrahtet. Diese Komponenten k{\"o}nnen miteinander kommunizieren, Daten austauschen und bilden somit einen geschlossenen Regelkreis. Der Regelalgorithmus beobachtet das eingehende Signal Rx des CAN Busses und ver{\"a}ndert die Stellgr{\"o}ße bei entstehender Regelabweichung durch die Detektierung einer fallenden Flanke außerhalb des im CAN Standard definierten Synchronisationssegments, so dass die Taktfrequenz in einem Toleranzintervall stabilisiert wird. Dies gew{\"a}hrleistet, dass es im CAN-Netzwerk nicht zu Synchronisationsfehlern bei der Nachrichten{\"u}bertragung kommt. Da es sich um eine gemischte analog/digitale Schaltung handelt, wird das Regelkreis-Verhalten mit Hilfe einer A/MS-Simulationen beurteilt. Die Simulationen dienen einerseits zur Untersuchung wichtiger dynamischer Eigenschaften der Regelstrecke und andererseits zur Beurteilung des Regelkreis-Verhaltens mit den gew{\"a}hlten Regler-Parametern.},
  language  = {de}
}
@phdthesis{Guellaf2018,
  type      = {Bachelor Thesis},
  author    = {Guellaf, Othmane},
  title     = {Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung},
  doi       = {10.26205/opus-3066},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30664},
  pages     = {44},
  year      = {2018},
  abstract  = {Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung. Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis durchgef{\"u}hrten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde. Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen ber{\"u}hrungslosen Win-kelsensor zu entwickeln.},
  language  = {de}
}
@phdthesis{Kuka2019,
  type      = {Bachelor Thesis},
  author    = {Kuka, Armin},
  title     = {Entwurf einer I2C zu CAN Br{\"u}ckenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchf{\"u}hrung von Systemtests},
  doi       = {10.26205/opus-3061},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610},
  pages     = {76},
  year      = {2019},
  abstract  = {In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erl{\"a}utert. Das System beinhaltet eine Softwareoberfl{\"a}che, {\"u}ber die ein CAN-Interface sowie ein I2C-Master angesteuert werden k{\"o}nnen. Diese sind {\"u}ber das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind {\"u}ber eine Br{\"u}ckenlogik verschaltet, die es in toto erm{\"o}glicht, dass Daten zwischen den Bussystemen {\"u}bertragen werden k{\"o}nnen. Im Rahmen dieser Arbeit wurde die Br{\"u}ckenlogik und die Softwareoberfl{\"a}che entwickelt.},
  language  = {de}
}
@phdthesis{Demske2019,
  type      = {Bachelor Thesis},
  author    = {Demske, Conrad},
  title     = {Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3063},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631},
  pages     = {99},
  year      = {2019},
  abstract  = {Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. F{\"u}r die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.},
  language  = {de}
}
@phdthesis{Choukri2019,
  type      = {Bachelor Thesis},
  author    = {Choukri, Yassine},
  title     = {Entwurf und Layout einer Treiberstufe f{\"u}r die Verwen-dung in einem synchronen Abw{\"a}rtswandler},
  doi       = {10.26205/opus-3053},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531},
  pages     = {53},
  year      = {2019},
  abstract  = {In dieser Arbeit wird eine Treiberstufe f{\"u}r die Verwendung in einem synchronen Abw{\"a}rts-wandler entwickelt. Der Abw{\"a}rtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abw{\"a}rtswandlers integriert und wird f{\"u}r alle Funktionen verifiziert. F{\"u}r den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Koray2019,
  type      = {Bachelor Thesis},
  author    = {Koray, Cetin},
  title     = {Entwicklung einer Transimpedanzverst{\"a}rkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera},
  doi       = {10.26205/opus-3052},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527},
  pages     = {88},
  year      = {2019},
  abstract  = {Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverst{\"a}rkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalit{\"a}t {\"u}berpr{\"u}ft und im Zusammenspiel mit der Kamera getestet.},
  language  = {de}
}
@phdthesis{Nurullah2019,
  type      = {Bachelor Thesis},
  author    = {Nurullah, {\"O}zkan},
  title     = {Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle},
  doi       = {10.26205/opus-3065},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651},
  pages     = {108},
  year      = {2019},
  abstract  = {In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erl{\"a}utert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und f{\"u}r die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 {\"u}ber das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine f{\"u}r die Platzierung der ben{\"o}tigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zun{\"a}chst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Daten{\"u}bertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops {\"u}berwacht und analysiert.},
  language  = {de}
}
@phdthesis{Wenske2020,
  type      = {Bachelor Thesis},
  author    = {Wenske, Florian},
  title     = {Entwurf und Validierung eines diskreten Infrarot LEDTreibers f{\"u}r die Charakterisierung von ToF-Kameras},
  doi       = {10.26205/opus-3060},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609},
  pages     = {68},
  year      = {2020},
  abstract  = {Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung f{\"u}r ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage f{\"u}r die genauere Pr{\"u}fung der Einflussfaktoren zu erhalten.},
  language  = {de}
}
@phdthesis{Mokrane2018,
  type      = {Bachelor Thesis},
  author    = {Mokrane, Oussama},
  title     = {Entwicklung eines Low-Side Komparators f{\"u}r einen S{\"a}gezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie},
  doi       = {10.26205/opus-3047},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476},
  pages     = {63},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Side Komparator entwickelt. Der Low Side Komparator wird in die integrierte Schaltung eines S{\"a}gezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Tiefsetzsteller verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Deniz2018,
  type      = {Bachelor Thesis},
  author    = {Deniz, Sahin},
  title     = {Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie f{\"u}r die Verwendung in einem synchronen DC-DC Spannungswandler},
  doi       = {10.26205/opus-3042},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423},
  pages     = {86},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Tijani2020,
  type      = {Bachelor Thesis},
  author    = {Tijani, Sofiene},
  title     = {VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus},
  doi       = {10.26205/opus-2997},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974},
  pages     = {61},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit werden digitale Schaltungen f{\"u}r die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese f{\"u}r die Entwicklung eines kompakten Winkelsensors ben{\"o}tigt werden, wird f{\"u}r die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. F{\"u}r die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard {\"u}berpr{\"u}ft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung {\"u}ber einen weiten Arbeitsbereich verifiziert.},
  language  = {de}
}
@phdthesis{Br{\"u}nger2020,
  type      = {Master Thesis},
  author    = {Br{\"u}nger, Fabian},
  title     = {Integration eines Hardwarebeschleunigers f{\"u}r Maschinelles Lernen in einen RISC-V RV32IM Prozessor {\"u}ber Memory-Mapped Register},
  doi       = {10.26205/opus-2998},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29988},
  pages     = {150},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit wurde eine Analyse auf Register Transfer Level (RTL) Ebene des vom Fraunhofer IMS in Verilog entwickelten RV32IM RISC-V Prozessors durchgef{\"u}hrt und der Configurable Accelerator Engine for Convolution Operations (Caeco) als Hardware-Beschleuniger f{\"u}r Maschinelles Lernen (ML) integriert. Das Design wurde speziell auf das Lesen von Caecodaten und auf das Interrupt-Verhalten getestet und verifiziert. Das Schreiben von Caecodaten wurde zwar auf RTL Ebene simuliert, allerdings nicht auf dem Field Programmable Gate Arrays (FPGA) verifiziert. Durch einen erarbeiteten Hardware- und Software-Entwicklungsfluss werden beide Str{\"a}nge optimiert und parallelisiert. Die Hardware-Entwicklung wurde in eine Gitlab Development and Operations (DevOps) Umgebung integriert, wodurch das Design im Project Batch Flow Modus der Vivado 2020.1 IDE automatisiert simuliert, synthetisiert und auf der Entwicklungsplatine Nexys4 DDR implementiert wird. Die Verifizierungsgrundlage bildet der entwickelte Programm- Code, der f{\"u}r die RTL Simulation, f{\"u}r die Simulation im Instruktionssimulator riscvOVPsim der Firma Imperas und dem Debugging des Designs auf dem FPGA genutzt wird. Letzteres wurde in der Eclipse IDE durchgef{\"u}hrt, wobei der JTAG Olimex ARM-USB-Tiny-H Adapter als Debug-Schnittstelle eingesetzt worden ist. Die Schnittstelle der beiden Entwicklungsstr{\"a}nge bilden zwei eigens geschriebene Rust Programme und das Xilinx Programm data2mem, durch die die kompilierten ELF Dateien in xilinx-kompatible MEM bzw. COE Dateien umgewandelt werden.},
  language  = {de}
}
@phdthesis{Fariad2018,
  type      = {Master Thesis},
  author    = {Fariad, Dardae},
  title     = {Entwicklung und Validierung einer Simulationsumgebung mit fernwirk- und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java},
  doi       = {10.26205/opus-2144},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21443},
  pages     = {IV, 123},
  year      = {2018},
  abstract  = {Die Masterthesis Entwicklung und Validierung einer Simulationsumgebung mit fernwirk und stationsleittechnischen Funktionen und IEC 60870-5-104 Kommunikation unter Java umfasst die Implementierung einer Simulationsumgebung zur Veranschaulichung fernwirk- und stationsleittechnischer Vorg{\"a}nge in Kombination mit einer IEC 60870-5-104 Kommunikation. Die Simulationsumgebung ist dabei als IEC 60870-5-104-Server definiert. Nach der Stationsinitialisierung und der {\"U}bertragungssteuerung kann die Simulationsumgebung Telegramme in Steuerungsrichtung empfangen, analysieren und entsprechende fernwirk- und stationsleittechnische Vorg{\"a}nge ausl{\"o}sen. In Melderichtung sind spontane Prozess{\"a}nderungen oder durch Steuervorg{\"a}nge ausgel{\"o}ste {\"A}nderungen durch Generierung und {\"U}bertragung von Telegrammen umzusetzen. Mit der Simulationsumgebung k{\"o}nnen durch eine IEC 60870-5-104 Kommunikation ausgel{\"o}ste Vorg{\"a}nge innerhalb eines Fernwirkger{\"a}tes sowie anhand einer Prozesssimulation demonstriert werden.},
  language  = {de}
}
@phdthesis{Heimann2017,
  type      = {Master Thesis},
  author    = {Heimann, Andr{\´e}},
  title     = {Entwicklung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21069},
  pages     = {104},
  year      = {2017},
  abstract  = {Die Masterthesis Entwicklung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen auf Basis der Norm IEC 60870-5-104 unter Java umfasst die Programmierung einer mobilen SCADA-Einheit f{\"u}r energietechnische Schaltanlagen. Dabei wird im Rahmen dieser Arbeit ein der Norm IEC 60870-5-104 entsprechender Client entwickelt. Dieser Client regelt mittels einer Schnittstelle die Kommunikation zwischen einer Benutzeroberfl{\"a}che und einem Fernwirkger{\"a}t. Die Benutzeroberfl{\"a}che ist f{\"u}r einfache Schaltanlagen parametrierbar. Pr{\"u}fprozeduren sorgen f{\"u}r einen reibungslosen Kommunikationsfluss. In Melderichtung werden die empfangenen Informationen genutzt, um ein Prozesszustandsbild der Schaltanlage zu erstellen. In Befehlsrichtung k{\"o}nnen Sollwerte und Doppelbefehle abgesetzt werden. Zum Ausbau der Datensicherung k{\"o}nnen die Parameter in einer Datenbanksicherung angelegt werden. Mit der mobilen SCADA-Einheit kann mit einem Fernwirkger{\"a}t eines beliebigen Herstellers {\"u}ber die Norm IEC 60870-5-104 kommuniziert werden und diese als Displaysteuerung eingesetzt werden.},
  language  = {de}
}
@incollection{H{\"o}ttgerIgelSpinczyk2017,
  author    = {H{\"o}ttger, Robert and Igel, Burkhard and Spinczyk, Olaf},
  title     = {On reducing busy waiting in AUTOSAR via task-release-delta-based runnable reordering},
  series = {Proceedings of the 2017 Design, Automation \& Tes in Europe (DATE) : 27-31 March 2017, Swisstech, Lausanne, Switzerland},
  publisher = {IEEE},
  address   = {Piscataway, NJ},
  pages     = {1510 -- 1515},
  year      = {2017},
  language  = {en}
}