@book{BeenkenBornhornLinnenbrinketal.2023,
  author    = {Beenken, Matthias and Bornhorn, Hubert and Linnenbrink, Lukas and M{\"o}rchel, Jens},
  title     = {Nachhaltigkeit und Versicherungen aus Kundensicht},
  publisher = {Fachhochschule Dortmund, Fachbereich Wirtschaft, Forschungs- stelle Risikomanagement, Versicherungsregulierung und Vertrieb},
  address   = {Dortmund},
  doi       = {10.26205/opus-3336},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33364},
  pages     = {120},
  year      = {2023},
  language  = {de}
}
@book{Hartmann2023,
  author    = {Hartmann, Anja},
  title     = {Zusammenleben in Gemeinschaft und Gesellschaft},
  publisher = {Verlag W. Kohlhammer},
  address   = {Stuttgart},
  isbn      = {978-3-17-038500-9},
  pages     = {202},
  year      = {2023},
  language  = {de}
}
@phdthesis{Eroglu2023,
  type      = {Bachelor Thesis},
  author    = {Eroglu, Oguz},
  title     = {Entwurf von Leiterplatten f{\"u}r die Versorgung und Auslesung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3352},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33527},
  pages     = {66},
  year      = {2023},
  abstract  = {Diese Bachelorarbeit beschreibt den Entwurf von Leiterplatten mit Altium Designer f{\"u}r die Auslesung eines Poldi- Sensors. Die Leiterplatte aus der Betrieblichen Praxis, auf der die Spannungsversorgung des Sensorsystems implementiert wurde, wurde {\"u}berarbeitet und es wurden zwei Auslesekan{\"a}le der Poldi Platine implementiert und getestet. F{\"u}r die Ausg{\"a}nge der Spannungsversorgung auf der ersten Platine werden Terminalbl{\"o}cke verwendet. Die neu entworfenen Leiterplatten mit den Auslesekan{\"a}len des Poldi- Sensors k{\"o}nnen damit verbunden werden, um versorgt zu werden.},
  language  = {de}
}
@article{Mennen{\"o}h2023,
  author    = {Mennen{\"o}h, Hartwig},
  title     = {Eine neue Interpretation und elementare Absch{\"a}tzung f{\"u}r den Internen Zinsfuß},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33407},
  pages     = {22},
  year      = {2023},
  abstract  = {In diesem Beitrag werden im ersten Teil eine neue Definition und damit zugleich auch eine neue Interpretation des Internen Zinsfußes vorgestellt. Ausgehend von dieser neuartigen Basis wird im zweiten Teil eine neue, elementare Sch{\"a}tzgleichung f{\"u}r den konkreten Zahlenwert des internen Zinsfußes hergeleitet.},
  language  = {de}
}
@phdthesis{Salkovic2023,
  type      = {Master Thesis},
  author    = {Salkovic, Edis},
  title     = {Entwicklung eines Mixed-Signal-Frontends f{\"u}r die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich},
  doi       = {10.26205/opus-3359},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33597},
  pages     = {109},
  year      = {2023},
  abstract  = {Im Rahmen dieser Masterthesis soll die bereits im Rahmen meiner Masterstudienarbeit entwickelte Frontend-Platine best{\"u}ckt und im Zusammenspiel mit einem Zedboard in Betrieb genommen werden. Das Zedboard ist mit einem Baustein von Xilinx best{\"u}ckt, der sowohl einen FPGA als auch einen ARM-Mikrocontroller beinhaltet. Der FPGA-Mikrocontroller wurde bereits so konfiguriert, dass SPI Schnittstellen implementiert sind, die f{\"u}r die Ansteuerung der ADCs und DACs verwendet werden k{\"o}nnen. Die Aufgabe dieser Masterthesis besteht darin die Software f{\"u}r den ARM-Mikrocontroller unter Petalinux zu schreiben, mit der die SPI Schnittstellen gelesen und beschrieben werden k{\"o}nnen. Der Softwareteil, welcher wesentlicher Bestandteil der Thesis ist, konnte zufriedenstellend gel{\"o}st werden, sodass alle gew{\"u}nschten Funktionen enthalten sind. Die Frontendplatine aus der Masterstudienarbeit wurde {\"u}berarbeitet und eine zweite Version angefertigt, welche bis auf einige kleine Fehler gut funktioniert.},
  language  = {de}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3361},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33610},
  pages     = {80},
  year      = {2023},
  abstract  = {In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Kobyaoglu2023,
  type      = {Bachelor Thesis},
  author    = {Kobyaoglu, Ferhan},
  title     = {Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Transimpedanzverst{\"a}rkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung},
  doi       = {10.26205/opus-3354},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33545},
  pages     = {133},
  year      = {2023},
  abstract  = {Diese Bachelorthesis beschreibt die Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Tranzimpedanzverst{\"a}rkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung. Dazu wurde zun{\"a}chst f{\"u}r den Testchip, auf dem sich die verschiedenen Dioden mit unterschiedlichen Polarisationsfiltern und der Transimpedanzverst{\"a}rker befinden, eine passende Leiterplatte mittels Altium Designer entworfen. Mithilfe dieser Leiterplatte konnten Messungen durchgef{\"u}hrt werden, um festzustellen, ob diese Technologie f{\"u}r die Verwendung als optischer Winkelsensor geeignet ist.},
  language  = {de}
}
@unpublished{LattnerGellerKluck2023,
  author    = {Lattner, Yannick and Geller, Marius and Kluck, Norbert},
  title     = {Efficiency Approximation of Centrifugal Compressors in the Cordier Diagram},
  doi       = {10.26205/opus-3366},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33661},
  pages     = {12},
  year      = {2023},
  abstract  = {We present a simulation data-based efficiency approximation for radial turbocompressors, which is implemented in the well-known Cordier diagram. A sophisticated CAE workflow is used to calculate the operational characteristics of 50 machine designs with 50 impeller geometry variations each. A Kriging-based surrogate model is trained to approximate the efficiency of any machine designs' best geometry design. The models are implemented into a machine design workflow. As a result, duty-specific Cordier lines are introduced. They are automatically generated for a set of machine design parameters. The efficiency of the designs along the duty-specific Cordier lines is approximated. Using optimization techniques, an optimal compressor design for the given duty on every specific Cordier line may be identified. This highly increases the amount of information available in the early design stages for radial turbocompressors.},
  language  = {en}
}
@phdthesis{Christiani2023,
  type      = {Master Thesis},
  author    = {Christiani, Stanislav},
  title     = {Entwurf eines integrierten 3-Level Abw{\"a}rtswandlers in einer 180nm CMOS Technologie},
  doi       = {10.26205/opus-3357},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33576},
  pages     = {80},
  year      = {2023},
  abstract  = {Volltext-Dokument wurde aufgrund notwendiger Korrekturen auf Wunsch des Urhebers entfernt. Die korrigierte Version ist unter folgendem DOI erreichbar: https://doi.org/10.26205/opus-3361 In dieser Arbeit wird ein 3-Level-Abw{\"a}rtswandler unter idealen und realen Bedingungen analysiert. Unter idealen Bedingungen werden der Tastgrad, die Induktivit{\"a}t und Kapazit{\"a}t des LC-Gliedes, die Stromwelligkeit, die Ausgangsspannungswelligkeit, die Spannung und die Spannungswelligkeit am fliegenden Kondensator sowie die {\"U}bertragungsfunktion des 3-Level-Abw{\"a}rtswandler diskutiert und hergeleitet. Unter realen Bedienungen werden die Implementierung des fliegenden Kondensators und die zeitliche Fehlanpassung zwischen den beiden Schaltsignalen diskutiert. Die {\"U}bertragungsfunktion des PID-Kompensators wird ausf{\"u}hrlich beschrieben und hergeleitet. Ziel dieser Arbeit ist es, einen 3-Level-Abw{\"a}rtswandler in einer 180nm CMOS Technologie unter Zuhilfenahme der Entwicklungssoftware „Cadence Virtuoso" zu entwerfen und durch Simulationen zu analysieren. Bei einer gegebenen Eingangsspannung von 3 V soll der Wandler eine Spannung von 1 V f{\"u}r einen maximalen Laststrom von 400 mA ausgeben. Die Welligkeit der Ausgangsspannung darf 10 mV nicht {\"u}berschreiten und die Schaltfrequenz soll bei 4 MHz liegen.},
  language  = {de}
}
@phdthesis{Jung2023,
  type      = {Master Thesis},
  author    = {Jung, Richard},
  title     = {Radiation Qualification of the Cologne Chip GateMate A1 FPGA},
  doi       = {10.26205/opus-3364},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33643},
  pages     = {118},
  year      = {2023},
  abstract  = {In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed. Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook.},
  language  = {en}
}