@phdthesis{Guellaf2018,
  type      = {Bachelor Thesis},
  author    = {Guellaf, Othmane},
  title     = {Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung},
  doi       = {10.26205/opus-3066},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30664},
  pages     = {44},
  year      = {2018},
  abstract  = {Ziel dieser Arbeit ist, die Entwicklung einer DA-Wandler-Ansteuerung unter Nutzung einer Qt-Anwendung. Diese Arbeit ist eine Fortsetzung des im Rahmen der betrieblichen Praxis durchgef{\"u}hrten Projektes, in dessen Rahmen die Steuerung eines Digital-Ana-log-Wandlers in VHDL entworfen wurde. Die beiden Arbeiten sind wiederum Bestandteil des POLDI-Projekts, welches zum Ziel hat mit Hilfe von polarisiertem Licht einen ber{\"u}hrungslosen Win-kelsensor zu entwickeln.},
  language  = {de}
}
@phdthesis{Deniz2018,
  type      = {Bachelor Thesis},
  author    = {Deniz, Sahin},
  title     = {Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie f{\"u}r die Verwendung in einem synchronen DC-DC Spannungswandler},
  doi       = {10.26205/opus-3042},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30423},
  pages     = {86},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/ Tiefsetzsteller (eng. step-down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll der integrierte Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 1,2 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Mokrane2018,
  type      = {Bachelor Thesis},
  author    = {Mokrane, Oussama},
  title     = {Entwicklung eines Low-Side Komparators f{\"u}r einen S{\"a}gezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie},
  doi       = {10.26205/opus-3047},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30476},
  pages     = {63},
  year      = {2018},
  abstract  = {In dieser Arbeit wird ein Low-Side Komparator entwickelt. Der Low Side Komparator wird in die integrierte Schaltung eines S{\"a}gezahngenerators eingesetzt zur Verwendung in einem Tiefsetzsteller, welcher in einer 180nm CMOS Technologie entworfen worden ist und durch die Firma United Microelectronics Corporations (UMC) produziert werden soll. F{\"u}r die Entwicklung und Simulation der Schaltung des Komparators wird das Programm ,"Virtuoso 6.1-64b" des Softwareherstellers "Cadence Design Systems" verwendet. Cadence Design Systems, Inc. ist einer der weltweit gr{\"o}ßten Anbieter von Entwurfsautomatisierung elektronischer Systeme. Diese Software bietet Simulationsmodelle f{\"u}r alle im Tiefsetzsteller verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Choukri2019,
  type      = {Bachelor Thesis},
  author    = {Choukri, Yassine},
  title     = {Entwurf und Layout einer Treiberstufe f{\"u}r die Verwen-dung in einem synchronen Abw{\"a}rtswandler},
  doi       = {10.26205/opus-3053},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531},
  pages     = {53},
  year      = {2019},
  abstract  = {In dieser Arbeit wird eine Treiberstufe f{\"u}r die Verwendung in einem synchronen Abw{\"a}rts-wandler entwickelt. Der Abw{\"a}rtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abw{\"a}rtswandlers integriert und wird f{\"u}r alle Funktionen verifiziert. F{\"u}r den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}
@phdthesis{Kuka2019,
  type      = {Bachelor Thesis},
  author    = {Kuka, Armin},
  title     = {Entwurf einer I2C zu CAN Br{\"u}ckenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchf{\"u}hrung von Systemtests},
  doi       = {10.26205/opus-3061},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610},
  pages     = {76},
  year      = {2019},
  abstract  = {In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erl{\"a}utert. Das System beinhaltet eine Softwareoberfl{\"a}che, {\"u}ber die ein CAN-Interface sowie ein I2C-Master angesteuert werden k{\"o}nnen. Diese sind {\"u}ber das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind {\"u}ber eine Br{\"u}ckenlogik verschaltet, die es in toto erm{\"o}glicht, dass Daten zwischen den Bussystemen {\"u}bertragen werden k{\"o}nnen. Im Rahmen dieser Arbeit wurde die Br{\"u}ckenlogik und die Softwareoberfl{\"a}che entwickelt.},
  language  = {de}
}
@phdthesis{Demske2019,
  type      = {Bachelor Thesis},
  author    = {Demske, Conrad},
  title     = {Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3063},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631},
  pages     = {99},
  year      = {2019},
  abstract  = {Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. F{\"u}r die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.},
  language  = {de}
}
@phdthesis{Nurullah2019,
  type      = {Bachelor Thesis},
  author    = {Nurullah, {\"O}zkan},
  title     = {Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle},
  doi       = {10.26205/opus-3065},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30651},
  pages     = {108},
  year      = {2019},
  abstract  = {In dieser Arbeit wird der Aufbau einer Verbindung zwischen einem Linux Rechner unter Verwendung der Programmierumgebung QT-Creator und der D2XX Bibliothek erl{\"a}utert. Anschließend wird das Mini Modul als I2C-Schnittstelle konfiguriert, und f{\"u}r die Kommunikation mit dem Speicherbaustein EEPROM 24LC256 {\"u}ber das I2C Protokoll verwendet. Zur Umsetzung dieser Ziele wurde eine GUI zur Steuerung des Mini Moduls programmiert und eine Testplatine f{\"u}r die Platzierung der ben{\"o}tigten Bauteile erstellt. Die mit der GUI programmierte Applikationssoftware erlaubte zun{\"a}chst nur die Aktivierung von einzelnen LEDs, die auf der Platine angebracht und mit dem Mini-Modul verbunden waren. Schließlich wurde die GUI und die Applikationssoftware um die Ansteuerung des Mini Moduls als I2C-Schnittstelle erweitert, so dass eine I2C Daten{\"u}bertragung gestartet und die empfangenen Daten ausgewertet werden konnten. Als letztes wurde der Datentransfer anhand eines Oszilloskops {\"u}berwacht und analysiert.},
  language  = {de}
}
@phdthesis{Koray2019,
  type      = {Bachelor Thesis},
  author    = {Koray, Cetin},
  title     = {Entwicklung einer Transimpedanzverst{\"a}rkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera},
  doi       = {10.26205/opus-3052},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30527},
  pages     = {88},
  year      = {2019},
  abstract  = {Inhalt dieser Arbeit ist der Entwurf und der Aufbau eines Photodiodenverst{\"a}rkers. Mithilfe der erstellten Platine kann die Detektion von Laserpulsen einer ToF-Ka-mera erfolgen. Dazu werden spezifische Bauteile ausgesucht und mit der Software Cadence simuliert. Anschließend wird die Platine mit der Software Altium Desig-ner entworfen. Als letztes wird die Schaltung auf ihre Funktionalit{\"a}t {\"u}berpr{\"u}ft und im Zusammenspiel mit der Kamera getestet.},
  language  = {de}
}
@phdthesis{Wenske2020,
  type      = {Bachelor Thesis},
  author    = {Wenske, Florian},
  title     = {Entwurf und Validierung eines diskreten Infrarot LEDTreibers f{\"u}r die Charakterisierung von ToF-Kameras},
  doi       = {10.26205/opus-3060},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30609},
  pages     = {68},
  year      = {2020},
  abstract  = {Im Rahmen dieser Bachelorthesis wird ein Infrarot LED-Treiber auf Basis eines PCBs entwickelt, welcher anschließend charakterisiert wird. Die Hauptbestandteile der Schaltung bilden ein MOSFET und eine High-Power IR-LED. Der Fokus liegt hierbei auf der Analyse des zeitlichen Verhaltens der Lichtemission der LED, um die Eignung dieser Schaltung f{\"u}r ToF-Kameras zu untersuchen. Die vorliegenden Messergebnisse werden mithilfe von Simulationen reproduziert, um eine Grundlage f{\"u}r die genauere Pr{\"u}fung der Einflussfaktoren zu erhalten.},
  language  = {de}
}
@phdthesis{Tijani2020,
  type      = {Bachelor Thesis},
  author    = {Tijani, Sofiene},
  title     = {VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus},
  doi       = {10.26205/opus-2997},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29974},
  pages     = {61},
  year      = {2020},
  abstract  = {Im Rahmen dieser Arbeit werden digitale Schaltungen f{\"u}r die Berechnung von Quotienten und die Auswertung der Arkussinusfunktion entworfen und implementiert. Da diese f{\"u}r die Entwicklung eines kompakten Winkelsensors ben{\"o}tigt werden, wird f{\"u}r die Realisierung der CORDIC-Algotihmus verwendet, welcher die Umsetzung und die Funktionsauswertung mit geringem Hardwareaufwand auf einem FPGA erlaubt. F{\"u}r die beiden Operationen wird in VHDL jeweils ein Modul entworfen und simuliert und abschließend auf einem Testboard {\"u}berpr{\"u}ft. Durch die Simulation und die Tests wird die korrekte Funktion des Entwurfs sowie dessen Genauigkeit bei der Berechnung {\"u}ber einen weiten Arbeitsbereich verifiziert.},
  language  = {de}
}