@phdthesis{Winkler2019, type = {Master Thesis}, author = {Winkler, Florian}, title = {Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider}, doi = {10.26205/opus-3059}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30597}, pages = {71}, year = {2019}, abstract = {Diese Ausarbeitung dokumentiert die Verifikation des Shunt-Low-Dropout-Spannungsreglers f{\"u}r den Einsatz im ATLAS- und CMS-Projekt. Im Rahmen einer Kooperation zwischen der Fachhochschule Dortmund und dem Forschungsinstitut CERN in Genf wird eine integrierte CMOS Schaltung zur seriellen, strombasierten Spannungsregelung der Pixeldetektormodule entwickelt. Der Fokus dieser Masterthesis ist die simulationstechnische Verifikation unter Ber{\"u}cksichtigung der spezifizierten Einsatzbedingungen in den Experimenten und umfasst - neben einer Einf{\"u}hrung in den Shunt-LDO Regler auf Basis des Testchip C - die Vorstellung und Dokumentation der erarbeiteten Simulationsergebnisse.}, language = {de} } @phdthesis{Bankowsky2021, type = {Master Thesis}, author = {Bankowsky, Maurice}, title = {Validierung des SLDO-Spannungsreglers f{\"u}r die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer}, doi = {10.26205/opus-3081}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30811}, pages = {170}, year = {2021}, abstract = {Die Master-Thesis umfasst die Einf{\"u}hrung in die CERN-Projekte und in den Shunt-LDO-Regler. Der Regler wird von der Revision 0.1 hin zur Revision 0.3 weiterentwickelt. Hierbei wird eine Leiterplattenentwicklung mittels Altium Designer, eine grafische Benutzer-oberfl{\"a}che mittels Qt programmiert, sowie Montage- und L{\"o}tarbeiten durchgef{\"u}hrt. Der Kernpunkt der Thesis entspricht der Validierung des SLDO Spannungsreglers f{\"u}r die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC. Ein weiterer Kernpunkt ist die Implementierung digitaler Potentiometer {\"u}ber denen ein automatisierter Messvorgang mittels der „Shuldo-Test-Messsteuerungs-Software" durchgef{\"u}hrt werden kann. Hierdurch wird dem Benutzer eine anwendungsfreundliche Umgebung zur Verf{\"u}gung gestellt, um die Steigung und den Offset der Eingangsspannung {\"u}ber das Testtool in einem bestimmten Bereich automatisiert zu variieren.}, language = {de} } @phdthesis{Moenikes2022, type = {Master Thesis}, author = {Moenikes, Lisette}, title = {Transformative Lernprozesse in BNE-Projekten}, doi = {10.26205/opus-3186}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-31861}, year = {2022}, abstract = {Das Konzept der Bildung f{\"u}r nachhaltige Entwicklung (BNE)erzielt, Lernende zur aktiven Gestaltung einer {\"o}kologisch- wie sozialvertr{\"a}glichen Gesellschaft zu bef{\"a}higen. Gleichzeitig wird BNE auf-grund der Formulierung subjektiver Kompetenzen und der Missachtung von Wachstumszw{\"a}ngen eine bildungspolitische Steuerung und eine Entpolitisierung von Nachhaltigkeit vorgeworfen. Daran ankn{\"u}pfend lenkt das Konzept des Transformativen Lernens den Blick auf individuelle Bedeutungsperspektiven mit Bezug zu gesellschaftlichen Alltagsideologien. Mit dem Ziel eines kollektiven Bewusstwerdungsprozesses wird eine anwendungsorientierte partizipative Bildungsarbeit gefordert. Anhand des BNE-Praxisprojektes Kolleg21 in Gelsenkirchen untersucht diese empirische Forschungsarbeit, welche Lernprozesse und Kompetenzentwicklungen non-formale Bildungsprojekte erm{\"o}glichen.}, language = {de} } @phdthesis{Fr{\"o}se2019, type = {Master Thesis}, author = {Fr{\"o}se, Tobias}, title = {Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors}, doi = {10.26205/opus-3064}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649}, pages = {95}, year = {2019}, abstract = {Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und {\"U}berwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie d{\"u}rfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilit{\"a}t zum CAN Standard beizubehalten ist es notwendig mit wesentlich h{\"o}heren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empf{\"a}nger entworfen, die dazugeh{\"o}rigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen.}, language = {de} } @phdthesis{Koers2024, type = {Master Thesis}, author = {Koers, Lars}, title = {Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs}, doi = {10.26205/opus-3803}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039}, pages = {136}, year = {2024}, abstract = {This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.}, language = {en} } @phdthesis{Jung2023, type = {Master Thesis}, author = {Jung, Richard}, title = {Radiation Qualification of the Cologne Chip GateMate A1 FPGA}, doi = {10.26205/opus-3364}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33643}, pages = {118}, year = {2023}, abstract = {In this thesis, the radiation sensitivity of the novel Cologne Chip GateMate A1 field-programmable gate array (FPGA) is evaluated. An initial introduction of radiation mechanisms and their effects on electronics is given, followed by a brief overview of radiation test standards. The common elements present in FPGAs are discussed, which is followed by details of the GateMate FPGA device and a description of the software design flow. Afterwards, the development of a purpose-built printed circuit board (PCB) for radiation tests with the GateMate FPGA is detailed. Four components of the GateMate have been tested during three radiation campaigns, as well as a benchmark circuit to compare the radiation performance of the GateMate with other FPGAs tested at the European Organization for Nuclear Research (CERN). The test architecture consists of the device under test (DUT) FPGA and a TESTER FPGA whose task is to provide inputs to the DUT and record its response. The DUT and TESTER designs developed for all tests are discussed in detail. Finally, the results obtained during the irradiation campaigns are presented, showing that the GateMate FPGA performs similarly to other FPGAs using the same process technology. Only the benchmark test was not finalized, as implementation problems prevented its completion in the given time frame. The thesis concludes with a comprehensive summary and outlook.}, language = {en} } @phdthesis{Shi2022, type = {Master Thesis}, author = {Shi, Yanchen}, title = {Power Simulation of a MIPS microAptiv UP Core implemented as a virtual ASIC prototype in a 65nm CMOS technology}, doi = {10.26205/opus-3217}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-32171}, pages = {93}, year = {2022}, abstract = {This thesis presents a power simulation of a MIPS MicroAptiv UP Core implemented as a virtual ASIC prototype using Taiwan Semiconductor Manufacturing Company(TSMC) 65 nm CMOS technology. Based on the MIPS instruction set program data is generated and introduced in the simulation by means of initialization files. Before the simulation, technology specific SRAM modules are integrated into theMIPS core. Two different programs are used for power characterization. The first program performs frequent memory accesses by means of load/store word instructions, while the second program is a loop which operates on registers only and mainly increments addresses. The simulation is based on a virtual prototype which is generated by synthesis and place \& route including post-layout parasitic extractions. The stimuli for the power extraction is generated via gate-level simulation and forwarded to the power calculation engine. The effect of X-propagation on gate-level simulations is avoided by modifying the address-related statements in the execution data path module, which use another form of 2 to 1 multiplexer, setting the output to zero for all input signals even with an initial value of 'x' without changing the functionality. Finally, the consumed power is provided by reports generated by the power simulation engine. The memory-centric program consumes 35.39mW of internal power using instructions, which is 0.73mW less than the internal power of the register-centric program, and the overall average power is also lower by almost 0.7mW.}, language = {en} } @phdthesis{Pille2021, type = {Master Thesis}, author = {Pille, Andreas}, title = {Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay f{\"u}r eine Time-of-Flight Anwendung}, doi = {10.26205/opus-2990}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-29907}, pages = {82}, year = {2021}, abstract = {Im Rahmen dieser Masterthesis wird in Zusammenarbeit mit der Firma Elmos Semiconductor AG ein Time-To-Digital Converter fur eine Time-of-Flight Anwendung weiterentwickelt und optimiert. Als Ausgangspunkt dafur dient die in der vorhergehenden Masterstudienarbeit optimierte Schaltung eines vorhandenen TDC. Die prim{\"a}re Aufgabe des Time-to-Digital Converters ist die Quantifizierung einer zeitlichen Verz{\"o}gerung zwischen zwei Eingangssignalen. Genutzt wird dafur ein Local Passive Interpolation (LPI) TDC mit einer angepeilten Aufl{\"o}sung von 70 Pikosekunden, der als integrierte Schaltung in einer 350 nm CMOS-Technologie realisiert wird. Hauptbestandteil dieser Arbeit ist die Verringerung vorhandener Messungenauigkeiten, die Untersuchung des Einflusses von Layout-Effekten auf die Funktion des TDC und die Uberf{\"u}hrung der optimierten Schaltung in ein Layout.}, language = {de} } @phdthesis{Zorn2019, type = {Master Thesis}, author = {Zorn, Jendrik}, title = {Messtechnische Validierung eines Shunt-Low-Dropout- Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider}, doi = {10.26205/opus-3054}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30541}, pages = {86}, year = {2019}, abstract = {In dieser Masterthesis wird ein Shunt-Low-Dropout-Spannungsregler messtechnisch {\"u}berpr{\"u}ft. Dieser Regler entsteht in Kooperation zwischen der Fachhochschule Dortmund und dem Kernforschungszentrum CERN f{\"u}r die Nutzung in Experimenten am LHC-Teilchenbeschleuniger in Genf. Der Fokus liegt auf der Messung der ersten beiden entwickelten Testchips des Projektes RD53B, inklusive der technischen Grundlagen, des genutzten Messaufbaus und der Validierung. Diese Thesis soll den Grundstein f{\"u}r Messungen an den folgenden Chipgenerationen im Rahmen des Projektes legen.}, language = {de} } @phdthesis{GrimmWojtok2017, type = {Master Thesis}, author = {Grimm, David and Wojtok, Andreas J.}, title = {Konzeptionierung und Realisierung eines Multiagentensystems am Beispiel des Projektes InMachine}, doi = {10.26205/opus-2140}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-21408}, pages = {110}, year = {2017}, abstract = {Unternehmen stehen auf Grund von Globalisierung, Konkurrenzdruck und immer schneller agierenden Märkten vor der Herausforderung auf diese Veränderungen flexibel reagieren zu m{\"u}ssen. Unternehmen die sich schnell auf Marktveränderungen einstellen können haben einen Wettbewerbsvorteil der beibehalten werden muss. Beim verarbeitenden Gewerbe resultiert das in einer Optimierung der Produktionsplanung- und Steuerung. Um eine Optimierung der Produktionsplanung- und Steuerung vornehmen zu können muss zunächst Einblick in diese zur Verf{\"u}gung stehen. Kleinen und mittelständischen Unternehmen (KMUs) sind in der Regel nicht in der Lage die Kosten und Komplexität von Softwarelösungen von Herstellern wie Siemens, Dassault, oder SAP zu handhaben. Aufgrund dessen ist es notwendig Softwarelösungen anzubieten die genau auf das Einsatzszenario in KMUs zugeschnitten sind. Ziel dieser Arbeit ist das Erstellen einer Softwarelösung, um eine Optimierung der Produktionsplanung- und Steuerung zu ermöglichen, durch Einblick und R{\"u}ckmeldung der Produktionsprozesse. Um dieses Ziel zu erreichen wurden zunächst Anforderungen an das Gesamtsystem gestellt. Diese Anforderungen fließen in das zu erstellende Softwarekonzept ein. Beim Softwarekonzept wurde besonders auf die lose Koppelung der Komponenten und der flexiblen Kommunikation geachtet, dadurch ist es möglich das Softwarekonzept zukunftssicher aufzustellen und das nachträgliche Erweitern der Software zu ermöglichen. Durch die Anforderung an Unternehmen flexibel auf Marktveränderungen reagieren zu können resultiert auch die Anforderung an die eingesetzte Software flexibel auf neue Gegebenheiten angepasst werden zu können. Wird diese Anpassbarkeit bereits beim Softwarekonzept ber{\"u}cksichtigt können Änderungen einfacher, robuster, und zu geringeren Kosten realisiert werden. Nach der Erstellung des Softwarekonzeptes wurde dieses prototypisch Implementiert. Dieses Vorgehen sichert die Qualität und Konsistenz des Softwarekonzeptes ab. Abschließend wird eine Zusammenfassung gegeben, ein Fazit gezogen und ein Ausblick gewährt.}, language = {de} }