@techreport{OpelHauptmannBiesekeetal.2019,
  author    = {Opel, Harald and Hauptmann, Stephan and Bieseke, Tobias and Oberscheidt, Lennart and Hauptmann, Miriam},
  title     = {kiU Jahresbericht 2018/2019},
  organization    = {Fachhochschule Dortmund},
  doi       = {10.26205/opus-3712},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37126},
  pages     = {76},
  year      = {2019},
  abstract  = {Jahresbericht storyLAB kiU 2018/19 Das kiU schafft eine Positionierung der Fachhochschule Dortmund und liefert ein klares Statement zu einem Paradigmenwandel in der Ausrich- tung der Hochschulziele. We focus on students tr{\"a}gt neben der Sicherung der Qualit{\"a}t der Lehre und der praxisnahen Ausbildung auch durch die {\"o}ffentlich sichtbare Stellungnahme der Hochschule zu gesellschaftlichen Entwicklungen und der aktiven Beteiligung der Forschung an Visionen der Zukunft bei. Es f{\"u}hrt die Fachhochschule Dortmund durch verschiedene Formen digitaler Pr{\"a}sentation, die Entwicklung und Umsetzung analoger und digitaler Diskussions- und Partizipationsformate sowie die Vernet- zung und projektorientierte Einbindung weiterer innovativer Forschungs- einrichtungen auf einen neuen Weg; hin zu einem wichtigen digitalen Erz{\"a}hler in der kulturellen Landschaft in NRW und als Partner f{\"u}r die Stadt Dortmund und ihre kulturellen Einrichtungen.},
  language  = {de}
}
@incollection{Marburger2019,
  author    = {Marburger, Marcel Ren{\´e}},
  title     = {The art of resistance},
  series = {Design (\&) activism: perspectives on design as activism and activism as design},
  publisher = {Mimesis International},
  address   = {Sesto San Giovanni},
  pages     = {205 -- 210},
  year      = {2019},
  language  = {en}
}
@incollection{EickhorstNowacki2019,
  author    = {Eickhorst, Andreas and Nowacki, Katja},
  title     = {V{\"a}terbilder - die Rolle und Bedeutung der V{\"a}ter in Familie und Jugendhilfe},
  series = {Kindheit - vermessen und vergessen},
  publisher = {Die Kinderschutz-Zentren},
  address   = {K{\"o}ln},
  pages     = {269 -- 280},
  year      = {2019},
  language  = {de}
}
@inproceedings{OPUS4-3077,
  title     = {Dortmund International Research Conference 2019 : Conference Proceedings},
  editor    = {Wolff, Carsten and Reimann, Christian},
  publisher = {Fachhochschule Dormund},
  address   = {Dortmund},
  isbn      = {978-3-00-063847-3},
  pages     = {131},
  year      = {2019},
  language  = {en}
}
@phdthesis{Achtelik2019,
  type      = {Master Thesis},
  author    = {Achtelik, Raphael},
  title     = {Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung},
  doi       = {10.26205/opus-3068},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30681},
  pages     = {58},
  year      = {2019},
  abstract  = {In dieser Masterarbeit wird die Entwicklung einer elektronischen Last zur Pr{\"u}fung von Spannungsversorgungen in der Produktentwicklung beschrieben. Basierend auf den Ergebnissen einer vorherigen Arbeit, wurde ein Schaltplan entwickelt. Die theoretischen Grundlagen des in diesem Schaltplan verwendeten Regelkreises werden erl{\"a}utert und die Instabilit{\"a}t der Regelung, anhand von Simulationen, aufgezeigt. Anschließend wird eine geeignete Kompensationsschaltung entwickelt und deren Stabilit{\"a}t nachgewiesen. Es folgt die Auswahl von Bauteilen sowie die Worst-Case Betrachtungen der jeweiligen Betriebszust{\"a}nde. Der Erstellung eines Platinen Layouts und einer Programmierung des verwendeten Mikrocontrollers folgen abschließende Funktionstests der erstellten Platine.},
  language  = {de}
}
@phdthesis{D{\"u}perthal2019,
  type      = {Master Thesis},
  author    = {D{\"u}perthal, Johannes},
  title     = {Erweiterung eines Clocktree-Analyse-Tools zur Feststellung der strukturellen {\"A}quivalenz von Clocktrees},
  doi       = {10.26205/opus-3067},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30676},
  pages     = {86},
  year      = {2019},
  abstract  = {In dieser Masterthesis wird die Entwicklung einer Komponente zum Vergleich von Clocktrees beschrieben, die als Erweiterung in ein bestehendes Clocktree-Analyse-Tool integriert wird. Das bestehende Programm ist aus einer Tcl-Anwendung und einer Qt-Applikation aufgebaut. Alle Algorithmen und eine Datenbasis, welche die Daten zu den Clocktrees enth{\"a}lt, sind Teil der Tcl- Anwendung. Die Benutzeroberfl{\"a}che wird durch eine Qt-Applikation realisiert, welche durch die Komponente f{\"u}r den Vergleich der Clocktrees erg{\"a}nzt wird. Der Algorithmus f{\"u}r diesen {\"A}quivalenzcheck basiert auf der Graphentheorie. Dazu werden die Clocktrees in Baum-Graphen transformiert, um die daraus resultierenden Strukturen vergleichbar zu machen. Die ermittelten Elemente, welche den Unterschied verursachen, werden in der Qt-Applikation, in einem Schematic- Viewer-Widget koloriert, das bereits in der bestehenden Applikation implementiert ist.},
  language  = {de}
}
@phdthesis{Fr{\"o}se2019,
  type      = {Master Thesis},
  author    = {Fr{\"o}se, Tobias},
  title     = {Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors},
  doi       = {10.26205/opus-3064},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30649},
  pages     = {95},
  year      = {2019},
  abstract  = {Die vorliegende Masterthesis beschreibt die Entwicklung eines Strahlenharten CAN Physical Layer in einer 65 nm CMOS Technologie f{\"u}r das Kontrollsystem des ATLAS Pixeldetektors. Dieser CAN Physical Layer ist Bestandteil des DCS Chips (Detector Control System), der im Rahmen des Upgrades des ATLAS Pixeldetektors zum High Luminosity Large Hadron Collider (HL-LHC) entwickelt wird. Die Aufgabe des DCS Chips ist die Steuerung und {\"U}berwachung der Sensorik des ATLAS Pixeldetektors. Die Transistoren der verwendeten Technologie d{\"u}rfen mit maximal 1,2 Volt betrieben werden. Um dennoch die Kompatibilit{\"a}t zum CAN Standard beizubehalten ist es notwendig mit wesentlich h{\"o}heren Spannungspegeln zu arbeiten. Im Verlauf dieser Masterthesis werden zu diesem Zweck ein CAN Treiber, ein Levelshifter und ein CAN Empf{\"a}nger entworfen, die dazugeh{\"o}rigen Layouts erstellt und die Eigenschaften der Schaltungen auf dem ersten gefertigten Prototyp des DCS Chips vermessen.},
  language  = {de}
}
@phdthesis{Kuka2019,
  type      = {Bachelor Thesis},
  author    = {Kuka, Armin},
  title     = {Entwurf einer I2C zu CAN Br{\"u}ckenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchf{\"u}hrung von Systemtests},
  doi       = {10.26205/opus-3061},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30610},
  pages     = {76},
  year      = {2019},
  abstract  = {In dieser Bachelorthesis wird die Inbetriebnahme eines Kommunikationssystems sowie die Entwicklung einzelner Bestandteile erl{\"a}utert. Das System beinhaltet eine Softwareoberfl{\"a}che, {\"u}ber die ein CAN-Interface sowie ein I2C-Master angesteuert werden k{\"o}nnen. Diese sind {\"u}ber das jeweilige Bussystem an einen CAN-Controller bzw. I2C-Slave angeschlossen, welche beide auf demselben FPGA Baustein implementiert sind. Der CAN-Controller sowie das I2C-Slave sind {\"u}ber eine Br{\"u}ckenlogik verschaltet, die es in toto erm{\"o}glicht, dass Daten zwischen den Bussystemen {\"u}bertragen werden k{\"o}nnen. Im Rahmen dieser Arbeit wurde die Br{\"u}ckenlogik und die Softwareoberfl{\"a}che entwickelt.},
  language  = {de}
}
@phdthesis{Demske2019,
  type      = {Bachelor Thesis},
  author    = {Demske, Conrad},
  title     = {Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers},
  doi       = {10.26205/opus-3063},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30631},
  pages     = {99},
  year      = {2019},
  abstract  = {Diese Thesis handelt von der Konfiguration und Kalibrierung eines optischen Winkelge-bers, welcher mit einer Entwicklungsplatine verbunden ist. Auf dieser Platine befinden sich Bauteile, die Signale des optischen Winkelgebers erhalten. Die digitalen Ausgangs-signale der Bauteile auf der Entwicklungsplatine sind wiederum mit einem FPGA ver-bunden. F{\"u}r die Konfiguration des FPGAs wird ein VHDL-Design zur Ansteuerung die-ser Bauteile entworfen. Außerdem wird eine Software zur Nutzung des VHDL-Designs entworfen.},
  language  = {de}
}
@phdthesis{Choukri2019,
  type      = {Bachelor Thesis},
  author    = {Choukri, Yassine},
  title     = {Entwurf und Layout einer Treiberstufe f{\"u}r die Verwen-dung in einem synchronen Abw{\"a}rtswandler},
  doi       = {10.26205/opus-3053},
  url       = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-30531},
  pages     = {53},
  year      = {2019},
  abstract  = {In dieser Arbeit wird eine Treiberstufe f{\"u}r die Verwendung in einem synchronen Abw{\"a}rts-wandler entwickelt. Der Abw{\"a}rtswandler hat das Ziel, eine Eingangsspannung von 3,3 V in eine Ausgangs-spannung von 1,2 V umzuwandeln. Der Schalter der Treiberstufe wird in einer 180nm CMOS Technologie entworfen und durch die Firma UMC (United Microelectronics Cor-poration) produziert. Der entwickelte Schalter der Treiberstufe wird in einem synchronen Abw{\"a}rtswandlers integriert und wird f{\"u}r alle Funktionen verifiziert. F{\"u}r den Entwurf und das Layout der Schaltung des Treibers wird die Software "Virtuoso 6.1-64b" des Herstellers "Cadence Design Systems" verwendet. Diese Software bietet Simulationsmodelle f{\"u}r alle im Abw{\"a}rtswandler verwendeten Bauteile.},
  language  = {de}
}