@phdthesis{Koitka2023, author = {Koitka, Sven Steffen}, title = {Vollautomatische Knochenalterbestimmung auf p{\"a}diatrischen R{\"o}ntgenbildern nach Vorbild der radiologischen Vorgehensweise}, pages = {59}, year = {2023}, language = {de} } @phdthesis{Thabti2024, type = {Bachelor Thesis}, author = {Thabti, Amine}, title = {Entwicklung eines synchronen stromgef{\"u}hrten DC/DC-Abw{\"a}rtswandlers f{\"u}r eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A}, doi = {10.26205/opus-3806}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38065}, pages = {65}, year = {2024}, abstract = {Zusammenfassend kann gesagt werden, dass eine umfassende Untersuchung und Analyse eines Abw{\"a}rtswandlers im Kontext eines Regelkreises wichtige Erkenntnisse {\"u}ber seine Leistungsf{\"a}higkeit, Stabilit{\"a}t und Zuverl{\"a}ssigkeit liefern kann. Die Auswahl der richtigen Komponenten wie Spulen, Kondensatoren und Widerst{\"a}nde sowie die optimale Einstellung der Regelparameter sind entscheidend, um die gew{\"u}nschte Ausgangsspannung mit minimaler Welligkeit und hohem Wirkungsgrad zu erreichen. Die Durchf{\"u}hrung von AC-Analysen, insbesondere im Bode-Diagramm, erm{\"o}glicht eine genaue Absch{\"a}tzung des Amplituden- und hasenverhaltens des Regelkreises. Dabei ist die Phasenreserve ein entscheidender Faktor f{\"u}r die Stabilit{\"a}t des Systems. Eine ausreichende Phasenreserve stellt sicher, dass der Regelkreis auf {\"A}nderungen reagieren kann, ohne in instabile Zust{\"a}nde zu geraten. Ein stabiler Regelkreis ist f{\"u}r eine zuverl{\"a}ssige Leistung und eine effektive Regelung unerl{\"a}sslich. Insgesamt verdeutlicht die Analyse des Abw{\"a}rtswandlers als Teil eines Regelkreises die komplexen Zusammenh{\"a}nge zwischen den elektrischen Komponenten, den Regelparametern und der Systemstabilit{\"a}t. Durch eine sorgf{\"a}ltige Abstimmung und Optimierung dieser Parameter k{\"o}nnen robuste und zuverl{\"a}ssige Stromversorgungsl{\"o}sungen entwickelt werden, die den Anforderungen eines breiten Anwendungsspektrums gerecht werden. Dar{\"u}ber hinaus bietet die stromgef{\"u}hrte Regelung im Vergleich zur spannungsgef{\"u}hrten Regelung mehrere Vorteile. Sie erm{\"o}glicht eine verbesserte Stabilit{\"a}t, eine bessere Dynamik und eine geringere Empfindlichkeit gegen{\"u}ber Last{\"a}nderungen. In einigen Anwendungen kann die stromgef{\"u}hrte Regelung auch einfacher zu implementieren sein.}, language = {de} } @phdthesis{Koers2024, type = {Master Thesis}, author = {Koers, Lars}, title = {Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation qualifcation of SRAM based FPGAs}, doi = {10.26205/opus-3803}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-38039}, pages = {136}, year = {2024}, abstract = {This thesis discusses the development of test environments using Xilinx Zynq System on Chip (SoC) for measuring leakage currents and radiation qualification of Static Random Access Memory (SRAM) based Field Programmable Gate Arrays (FPGAs) at European Organisation for Nuclear Research (CERN). The effects of radiation on electronic components are explained, followed by an introduction to the FPGAs used. The GateMate FPGAs leakage current is measured in its application area with respect to temperature and core voltages. A comparable testing environment is used from the tester to the tested device, as it will later be used at CERN. The GateMate is being prepared in this setup for the finalization of radiation qualification at CERN, to be transferred later. For this purpose, the basic tests are explained and the outstanding tests are then carried out. The Lattice iCE40 UltraLite FPGA is used in an initial application test to determine its suitability for further radiation qualification tests at CERN. The analysis and presentation of the test results are followed by a summary and outlook.}, language = {en} } @phdthesis{M{\"u}ller-Baumgart2024, type = {Master Thesis}, author = {M{\"u}ller-Baumgart, Ulf}, title = {Creation of general representation of a local power grid as a basis for an embedding of electrical devices}, doi = {10.26205/opus-3795}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37955}, pages = {96}, year = {2024}, language = {en} } @phdthesis{Noss2024, type = {Bachelor Thesis}, author = {Noss, Julian}, title = {Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung}, doi = {10.26205/opus-3798}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37984}, pages = {82}, year = {2024}, abstract = {In dieser Arbeit wird die Entwicklung einer Filterstruktur in VHDL zur Auswertung eines Sigma-Delta gewandelten Signals dokumentiert. Daf{\"u}r werden Funktionsweise, Aufbau und Verwendung des Modulators und des Filters dargestellt. Zur {\"U}berpr{\"u}fung wird der Filter sowohl simuliert als auch auf einem Arty Z7 FPGA Board ausgef{\"u}hrt und der Ausgang {\"u}ber einen DAC mit einem Oszilloskop gemessen.}, language = {de} } @phdthesis{Alaee2024, type = {Master Thesis}, author = {Alaee, Ladan}, title = {Design and Implementation of a Mixed-Signal Processing Chain for the Optical Determination of Rotation Angles}, doi = {10.26205/opus-3793}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37932}, pages = {264}, year = {2024}, abstract = {The aim of this master thesis is the design and implementation of mixed-signal processing chain for the optical determination of rotation angles by means of four sensors implemented as photodiodes with integrated polarization filters and a high-precision CORDIC hardware design implemented on an FPGA in Verilog. Furthermore, a light source and a polarizer are integrated in the measurement setup which is configured using an QT application.}, language = {en} } @book{BeenkenLinnenbrink2023, author = {Beenken, Matthias and Linnenbrink, Lukas}, title = {Betriebswirtschaftliche Strukturen des Versicherungsvertriebs - BVK-Strukturanalyse 2022/2023}, publisher = {VersicherungsJournal Verlag}, address = {Ahrensburg}, isbn = {978-3-938226-68-1}, doi = {10.26205/opus-3767}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37671}, pages = {167}, year = {2023}, abstract = {Befragung der Versicherungsvermittler zu betriebswirtschaftlichen Kenngr{\"o}ßen und unternehmerischen Strukturen Mit einem Vorwort von Andreas Vollmer, Vizepr{\"a}sident des Bundesverbands Deutscher Versicherungskaufleute e.V.}, language = {de} } @phdthesis{Samdouni2023, type = {Bachelor Thesis}, author = {Samdouni, Fouzya}, title = {Realisierung einer UART zur CAN Kommunikationsbr{\"u}cke mit Hilfe eines STM32 ARM Microcontrollers}, doi = {10.26205/opus-3766}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664}, pages = {79}, year = {2023}, abstract = {Diese Bachelorarbeit besch{\"a}ftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbr{\"u}cke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern {\"u}ber UART und CAN zu erm{\"o}glichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfl{\"a}che mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie erm{\"o}glichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die {\"U}berwachung der Signale {\"u}ber ein Oszilloskop konnte die ordnungsgem{\"a}ße Daten{\"u}bertragung festgestellt werden. Die Arbeit pr{\"a}sentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbr{\"u}cke erfolgreich realisiert wurde und die Daten{\"u}bertragung zuverl{\"a}ssig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationsl{\"o}sungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv f{\"u}r die Realisierung von Kommunikationsbr{\"u}cken eingesetzt werden k{\"o}nnen. Dieses Projekt er{\"o}ffnet M{\"o}glichkeiten f{\"u}r zuk{\"u}nftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.}, language = {de} } @phdthesis{Matekeu Fokwa2023, type = {Bachelor Thesis}, author = {Matekeu Fokwa, Oriane}, title = {Auslesung und Steuerung eines Oszilloskops mit SCPI-Befehlen {\"u}ber Ethernet unter Verwendung der LXI-Bibliothek}, doi = {10.26205/opus-3745}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37454}, pages = {64}, year = {2023}, abstract = {Die Fernsteuerung und Datenerfassung von Oszilloskopen {\"u}ber Ethernet ist ein relevantes Thema f{\"u}r die Optimierung von Messaufbauten. Das Ziel dieses Projekts besteht darin, eine benutzerfreundliche Anwendung zu entwickeln, die es erm{\"o}glicht, ein Oszilloskop {\"u}ber Ethernet anzusteuern und Messdaten abzurufen. Um dieses Ziel zu erreichen, sind mehrere Schritte erforderlich. Zun{\"a}chst wird eine virtuelle Maschine mit der Linux-Distribution Ubuntu eingerichtet. Anschließend wird die Entwicklungsumgebung Qt Creator installiert. Weiterhin wird die Bibliothek LXI (LAN eXtensions for Instrumentation) [4] installiert. Schließlich werden die Programmiersprache C und die SPCI (Standard Commands for Programmable Instruments [10]) -Befehlsdefinitionen in Qt Creator verwendet, um die gew{\"u}nschte Aufgabe auszuf{\"u}hren. Der entwickelte Code wird getestet, indem das Oszilloskop {\"u}ber Ethernet mit der virtuellen Maschine verbunden wird. Am Ende dieses Projekts wird es m{\"o}glich sein, verschiedene Daten eines Referenzsignals automatisch und aus der Ferne zu messen. Dies erm{\"o}glicht die flexible Fernsteuerung und Datenabfrage von Oszilloskopen {\"u}ber ein Netzwerk, wodurch eine effiziente Erfassung und Analyse von Messdaten erm{\"o}glicht wird.}, language = {de} } @phdthesis{Garc{\´i}a Rodr{\´i}guez2023, type = {Master Thesis}, author = {Garc{\´i}a Rodr{\´i}guez, Saul}, title = {Design and FPGA implementation of a highly resource-efficient AES-256 encryption and decryption engine}, doi = {10.26205/opus-3747}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37471}, pages = {263}, year = {2023}, abstract = {Growing demand for security in a wide range of fields gives raise to research for more efficient and modern methods. Additionally, the increase of systems that are deployed on hardware requires security to be embedded in small area to protect intellectual property, hardware, and integrity and confidentially of sensible data. Therefore, in this work a design and FPGA implementation of a highly resource-efficient AES-256 encryption and decryption engine is presented, as well as its comparison with state-of-the-art designs. The design shows a reduction in the resources used due to its architecture to reuse hardware throughout all the processing. The design is implemented on a Xilinx Artix-7 FPGA.}, language = {en} }