@phdthesis{Samdouni2023, type = {Bachelor Thesis}, author = {Samdouni, Fouzya}, title = {Realisierung einer UART zur CAN Kommunikationsbr{\"u}cke mit Hilfe eines STM32 ARM Microcontrollers}, doi = {10.26205/opus-3766}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37664}, pages = {79}, year = {2023}, abstract = {Diese Bachelorarbeit besch{\"a}ftigte sich mit der Realisierung einer UART-zu-CAN-Kommunikationsbr{\"u}cke mithilfe eines STM32L476RG ARM Mikrocontrollers. Ziel des Projekts war es, die Kommunikation zwischen zwei PCs und zwei Mikrocontrollern {\"u}ber UART und CAN zu erm{\"o}glichen. Die Arbeit umfasste die physische Verbindung der Komponenten, die Programmierung der Mikrocontroller mit Hilfe von STMCubeIDE und CubeMX sowie die Erstellung einer Benutzeroberfl{\"a}che mit Qt Creator. Die CAN-Protokolleinheit im STM32L476RG Mikrocontroller spielte eine zentrale Rolle in diesem Projekt. Sie erm{\"o}glichte die CAN-Kommunikation nach erfolgreicher Konfiguration. Durch die {\"U}berwachung der Signale {\"u}ber ein Oszilloskop konnte die ordnungsgem{\"a}ße Daten{\"u}bertragung festgestellt werden. Die Arbeit pr{\"a}sentiert die Konfiguration der UART- und CAN-Schnittstellen sowie die Implementierung von Kommunikationsprotokollen, um Nachrichten zwischen den PCs und Mikrocontrollern auszutauschen. Die Ergebnisse zeigen, dass die Kommunikationsbr{\"u}cke erfolgreich realisiert wurde und die Daten{\"u}bertragung zuverl{\"a}ssig funktioniert. Diese Arbeit liefert somit einen wertvollen Beitrag zur Entwicklung von Kommunikationsl{\"o}sungen in eingebetteten Systemen und zeigt, wie Mikrocontroller effektiv f{\"u}r die Realisierung von Kommunikationsbr{\"u}cken eingesetzt werden k{\"o}nnen. Dieses Projekt er{\"o}ffnet M{\"o}glichkeiten f{\"u}r zuk{\"u}nftige Anwendungen, bei denen die Vernetzung von Mikrocontrollern und PCs erforderlich ist.}, language = {de} } @phdthesis{Matekeu Fokwa2023, type = {Bachelor Thesis}, author = {Matekeu Fokwa, Oriane}, title = {Auslesung und Steuerung eines Oszilloskops mit SCPI-Befehlen {\"u}ber Ethernet unter Verwendung der LXI-Bibliothek}, doi = {10.26205/opus-3745}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37454}, pages = {64}, year = {2023}, abstract = {Die Fernsteuerung und Datenerfassung von Oszilloskopen {\"u}ber Ethernet ist ein relevantes Thema f{\"u}r die Optimierung von Messaufbauten. Das Ziel dieses Projekts besteht darin, eine benutzerfreundliche Anwendung zu entwickeln, die es erm{\"o}glicht, ein Oszilloskop {\"u}ber Ethernet anzusteuern und Messdaten abzurufen. Um dieses Ziel zu erreichen, sind mehrere Schritte erforderlich. Zun{\"a}chst wird eine virtuelle Maschine mit der Linux-Distribution Ubuntu eingerichtet. Anschließend wird die Entwicklungsumgebung Qt Creator installiert. Weiterhin wird die Bibliothek LXI (LAN eXtensions for Instrumentation) [4] installiert. Schließlich werden die Programmiersprache C und die SPCI (Standard Commands for Programmable Instruments [10]) -Befehlsdefinitionen in Qt Creator verwendet, um die gew{\"u}nschte Aufgabe auszuf{\"u}hren. Der entwickelte Code wird getestet, indem das Oszilloskop {\"u}ber Ethernet mit der virtuellen Maschine verbunden wird. Am Ende dieses Projekts wird es m{\"o}glich sein, verschiedene Daten eines Referenzsignals automatisch und aus der Ferne zu messen. Dies erm{\"o}glicht die flexible Fernsteuerung und Datenabfrage von Oszilloskopen {\"u}ber ein Netzwerk, wodurch eine effiziente Erfassung und Analyse von Messdaten erm{\"o}glicht wird.}, language = {de} } @phdthesis{Tas2023, type = {Bachelor Thesis}, author = {Tas, Yunus}, title = {H{\"a}rtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler}, doi = {10.26205/opus-3727}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-37271}, pages = {71}, year = {2023}, abstract = {In dieser Arbeit wird die Strahlenh{\"a}rtung eines KI Hardware Beschleunigers beschreiben, in dem das Design mit dem Triple Modular Redundancy Generator Toolset (TMRG) vollst{\"a}ndig tripliziert wird. Anschließend wird das triplizierte Design mit einer statischen und einer dynamischen Verifikation auf die korrekte Art der Triplizierung und seiner Funktionsweise untersucht. Zuletzt werden Simulationen mit drei verschiedenen Injektionstypen durchgef{\"u}hrt, in dem die tats{\"a}chliche Funktion der Voter durch Injektion von Single Event Upsets gepr{\"u}ft wird.}, language = {de} } @phdthesis{Boukhriss2023, type = {Bachelor Thesis}, author = {Boukhriss, Ihssen}, title = {Entwurf eines Aufsteckmoduls f{\"u}r ein STM32 Nucleo Mikrocontroller Board mit einem 3,3V und 1,2V CAN-Transceiver}, doi = {10.26205/opus-3693}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36932}, pages = {62}, year = {2023}, abstract = {Das hochgeladene Dokument ist ein Bericht zur Bachelorarbeit. Der Bericht dokumentiert die Erstellung sowie die Bearbeitung des Projekts, wobei am Ende die Ergebnisse gegeben und diskutiert werden.}, language = {de} } @phdthesis{Smaalia2023, type = {Bachelor Thesis}, author = {Smaalia, Mohamed Mansour}, title = {Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessger{\"a}t mit SCPI-Schnittstelle}, doi = {10.26205/opus-3669}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-36698}, pages = {80}, year = {2023}, abstract = {Ziel dieser Bachelorarbeit ist es, einen Mikrocontroller mit integriertem A/D-Wandler so zu konfigurieren, dass er als Spannungsmessger{\"a}t verwendet werden kann, welches mit SCPI-Befehlen gesteuert werden kann. In diesem Projekt wird das STM32L476 Nucleo Board mit acht unabh{\"a}ngigen ADC Kan{\"a}len verwendet. Zur Kommunikation mit dem Board und zum Testen der Programmierung des Mikrocontrollers wurde eine Qt-Applikation entwickelt. Die Qt-Anwendung sendet einen Befehl an den Mikrocontroller. Der Mikrocontroller empf{\"a}ngt den Befehl und auf Basis dieses Befehls wird der entsprechende entsprechende Anweisung ausgef{\"u}hrt.}, language = {de} } @phdthesis{Biermann2023, type = {Bachelor Thesis}, author = {Biermann, Raphael}, title = {Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation f{\"u}r die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache f{\"u}r Memory-Testalgorithmen}, doi = {10.26205/opus-3394}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33948}, pages = {76}, year = {2023}, abstract = {Memory-Testalgorithmen k{\"o}nnen in einer abstrakten Beschreibungssprache beschrieben werden, dessen Grammatik jedoch nicht ausreicht, um Scrambling im Memory zu be- r{\"u}cksichtigen. Nach einer Grammatikerweiterung k{\"o}nnen Properties in der Hardware- Verifikationssprache SystemVerilog-Assertions aus dieser Beschreibung formuliert werden, die f{\"u}r eine Verifikation des Verhaltens des Memory-Interfaces eines Memory-Built-In- Self-Tests geeignet sind. Die Properties werden verwendet, um ein gegebenes Design zu verifizieren. In der Simulation werden Abweichungen von der urspr{\"u}nglichen Spezifikation der Testalgorithmen erkannt. Es werden Konzepte f{\"u}r die Automatisierung der Generierung von Properties erarbeitet, die anschließend in einem Software-System implementiert werden. Das Software-System unterst{\"u}tzt die Generierung von Assertions f{\"u}r March, SCAN und MATS Algorithmen mit beliebiger L{\"a}nge, sowie einige Checkerboard und Initialisierungsalgorithmen, bei de- nen Scrambling ber{\"u}cksichtigt werden muss. Abschließend werden n{\"o}tige {\"A}nderungen der Softwarearchitektur und Grammatik diskutiert, welche die Unterst{\"u}tzung weiterer Test- algorithmen erm{\"o}glichen.}, language = {de} } @phdthesis{Schreiter2023, type = {Bachelor Thesis}, author = {Schreiter, Lucas}, title = {Konzepte zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors}, doi = {10.26205/opus-3393}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33932}, pages = {80}, year = {2023}, abstract = {Diese Arbeit besch{\"a}ftigt sich mit zwei Konzepten zur Steigerung der Resilienz gegen{\"u}ber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors am CERN. Um die Genauigkeit und Zuverl{\"a}ssigkeit der Detektordaten zu gew{\"a}hrleisten, m{\"u}ssen die elektronischen Systeme robust und fehlertolerant gegen{\"u}ber einer strahlenbelasteten Umgebung sein. Zum einen wird die M{\"o}glichkeit der partiellen Rekonfiguration von Xilinx FPGAs als Methode zur Fehlerbereinigung des FPGA Konfigurationsspeichers n{\"a}her vorgestellt. Es wurde ein Testentwurf und ein Programm zur teilweisen Rekonfiguration des FPGA aus der Anwenderlogik heraus mittels ICAP entwickelt. Als zweites Konzept wurde sich mit der Anwendung von TMR auf den MOPS-HUB Entwurf besch{\"a}ftigt. Es wurden Tools entworfen, welche den manuellen Aufwand der Implementierung von TMR reduzieren und bei der Validierung unterst{\"u}tzen.}, language = {de} } @phdthesis{Yaman2023, type = {Bachelor Thesis}, author = {Yaman, Nurullah}, title = {Entwurf eines Testsystems zur Charakterisierung der Komponenten des Monitoring of Pixel System Chips im ATLAS Pixeldetektor am LHC}, doi = {10.26205/opus-3370}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33700}, pages = {89}, year = {2023}, abstract = {Diese Bachelorarbeit beschreibt den Entwurf eines Testsystems zur Charakterisierung der Komponenten des MOPS-Chips, der im ATLAS Pixeldetektor am LHC eingesetzt werden soll. Der erste Schritt dazu war der Entwurf einer Leiterplatte mit Hilfe von Altium Designer. Mit Hilfe dieser Leiterplatte konnten dann die Komponenten des MOPS-Chips durch Messreihen auf ihre Funktionalit{\"a}t getestet und charakterisiert werden.}, language = {de} } @phdthesis{Ben Slimane2023, type = {Bachelor Thesis}, author = {Ben Slimane, Nader}, title = {Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basiertens Spannungsbuffers}, doi = {10.26205/opus-3369}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33698}, pages = {61}, year = {2023}, abstract = {In dieser Arbeit wird ein Low-Dropout Spannungsregler f{\"u}r einen synchronen Abw{\"a}rtswandler/Tiefsetzsteller (eng. Step-Down/Buck-Converter) entwickelt. Im Rahmen des Projektes soll ein integrierter Spannungsregler, der eine Eingangsspannung von 3,3 V in eine Ausgangsspannung von 3,1 V umwandelt, in einer 180nm CMOS Technologie entworfen werden. F{\"u}r die Entwicklung und Simulation der Schaltung des Reglers wird das Programm „Virtuoso" des Softwareherstellers „Cadence Design Systems" verwendet.}, language = {de} } @phdthesis{Drissi El Bouzaidi2023, type = {Master Thesis}, author = {Drissi El Bouzaidi, Achraf}, title = {Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise}, doi = {10.26205/opus-3368}, url = {https://nbn-resolving.org/urn:nbn:de:hbz:dm13-33685}, pages = {148}, year = {2023}, abstract = {Diese Masterarbeit befasst sich mit der Entwicklung von serieller Schnittstelle zur Konfiguration und {\"U}berpr{\"u}fung von integrierten Schaltungen. Das Projekt behandelt zum einen die Umsetzung eines I2C-Master-Interfaces in Verilog und die Optimiereung und Erweiterung der Schaltung. Der Hauptfokus liegt jedoch auf der Implementierung des JTAG (Joint Test Action Group) Protokolls in Verilog. Der Bericht gliedert sich in zwei Teile. Der erste Teil befasst sich mit den grundlegenden Funktionen des I2C-Master gem{\"a}ß der NXP-UM10204 Spezifikation. Hier wird dargestellt, wie die Grundschaltung implementiert wurde und wie die implementierten Module genutzt werden k{\"o}nnen. Der Hauptbestandteil besch{\"a}ftigt sich mit den grundlegenden Konzepten des JTAG-Standards und seiner praktischen Anwendung. Es wird demonstriert, wie das JTAGProtokoll in Verilog umgesetzt wurde und wie es zur {\"U}berpr{\"u}fung und Konfiguration des Zustands eines integrierten Schaltkreises genutzt werden kann. Der Bericht schließt mit der Simulation von Testf{\"a}llen und einer Zusammenfassung der Ergebnisse.}, language = {de} }